PCB系统设计指南模板.doc

高速PCB设计指南之八第一篇 掌握IC封装特征以达成最好EMI抑制性能将去耦电容直接放在IC封装内能够有效控制EMI并提升信号完整性，本文从IC内部封装入手，分析EMI起源、IC封装在EMI控制中作用，进而提出11个有效控制EMI设计规则，包含封装选择、引脚结构考虑、输出驱动器和去耦电容设计方法等，有利于设计工程师在新设计中选择最适宜集成电路芯片，以达成最好EMI抑制性能。 现有系统级EMI控制技术包含：（1） 电路封闭在一个Faraday盒中(注意包含电路机械封装应该密封)来实现EMI屏蔽；（2） 电路板或系统I/O端口上采取滤波和衰减技术来实现EMI控制；（3） 现电路电场和磁场严格屏蔽，或在电路板上采取合适设计技术严格控制PCB走线和电路板层(自屏蔽)电容和电感，从而改善EMI性能。EMI控制通常需要结合利用上述各项技术。通常来说，越靠近EMI源，实现EMI控制所需成本就越小。PCB上集成电路芯片是EMI最关键能量起源，所以假如能够深入了解集成电路芯片内部特征，能够简化PCB和系统级设计中EMI控制。 PCB板级和系统级设计工程师通常认为，它们能够接触到EMI起源就是PCB。显然，在PCB设计层面，确实能够做很多工作来改善EMI。然而在考虑EMI控制时，设计工程师首先应该考虑IC芯片选择。集成电路一些特征如封装类型、偏置电压和芯片工艺技术(比如CMOS、ECL、TTL)等全部对电磁干扰有很大影响。本文将着重讨论这些问题，而且探讨IC对EMI控制影响。1、EMI起源 数字集成电路从逻辑高到逻辑低之间转换或从逻辑低到逻辑高之间转换过程中，输出端产生方波信号频率并不是造成EMI唯一频率成份。该方波中包含频率范围宽广正弦谐波分量，这些正弦谐波分量组成工程师所关心EMI频率成份。最高EMI频率也称为EMI发射带宽，它是信号上升时间而不是信号频率函数。计算EMI发射带宽公式为： F=0.35/Tr其中：F是频率，单位是GHz；Tr是单位为ns(纳秒)信号上升时间或下降时间。从上述公式中不难看出，假如电路开关频率为50MHz，而采取集成电路芯片上升时间是1ns，那么该电路最高EMI发射频率将达成350MHz，远远大于该电路开关频率。而假如IC上升时间为500ps，那么该电路最高EMI发射频率将高达700MHz。众所周知，电路中每一个电压值全部对应一定电流，一样每一个电流全部存在对应电压。当IC输出在逻辑高到逻辑低或逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场最高频率就是发射带宽。电场和磁场强度和对外辐射百分比，不仅是信号上升时间函数，同时也取决于对信号源到负载点之间信号通道上电容和电感控制好坏，在此，信号源在PCB板IC内部，而负载在其它IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注IC芯片本身电容和电感，一样需要重视PCB上存在电容和电感。 当信号电压和信号回路之间耦合不紧密时，电路电容就会减小，所以对电场抑制作用就会减弱，从而使EMI增大；电路中电流也存在一样情况，假如电流同返回路径之间耦合不佳，势必加大回路上电感，从而增强了磁场，最终造成EMI增加。换句话说，对电场控制不佳通常也会造成磁场抑制不佳。用来控制电路板中电磁场方法和用来抑制IC封装中电磁场方法大致相同。正如同PCB设计情况，IC封装设计将极大地影响EMI。 电路中相当一部分电磁辐射是由电源总线中电压瞬变造成。当IC输出级发生跳变并驱动相连PCB线为逻辑“高”时，IC芯片将从电源中吸纳电流，提供输出级所需能量。对于IC不停转换所产生超高频电流而言，电源总线始于PCB上去耦网络，止于IC输出级。假如输出级信号上升时间为1.0ns，那么IC要在1.0ns这么短时间内从电源上吸纳足够电流来驱动PCB上传输线。电源总线上电压瞬变取决于电源总线路径上电感、吸纳电流和电流传输时间。电压瞬变由下面公式所定义：V=Ldi/dt，其中：L是电流传输路径上电感值；di表示信号上升时间间隔内电流改变；dt表示电流传输时间(信号上升时间)。 因为IC管脚和内部电路全部是电源总线一部分，而且吸纳电流和输出信号上升时间也在一定程度上取决于IC工艺技术，所以选择适宜IC就能够在很大程度上控制上述公式中提到全部三个要素。2、IC封装在电磁干扰控制中作用 IC封装通常包含：硅基芯片、一个小型内部PCB和焊盘。硅基芯片安装在小型PCB上，经过绑定线实现硅基芯片和焊盘之间连接，在一些封装中也能够实现直接连接。小型PCB实现硅基芯片上信号和电源和IC封装上对应管脚之间连接，这么就实现了硅基芯片上信号和电源节点对外延伸。贯穿该IC电源和信号传输路径包含：硅基芯片、和小型PCB之间连线、PCB走线和IC封装输入和输出管脚。对电容和电感(对应于电场和磁场)控制好坏在很大程度上取决于整个传输路径设计好坏。一些设计特征将直接影响整个IC芯片封装电容和电感。 首先看硅基芯片和内部小电路板之间连接方法。很多IC芯片全部采取绑定线来实现硅基芯片和内部小电路板之间连接，这是一个在硅基芯片和内部小电路板之间极细飞线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板热胀系数(CTE)相近。芯片本身是一个硅基器件，其热胀系数和经典PCB材料(如环氧树脂)热胀系数有很大差异。假如硅基芯片电气连接点直接安装在内部小PCB上话，那么在一段相对较短时间以后，IC封装内部温度改变造成热胀冷缩，这种方法连接就会因为断裂而失效。绑定线是一个适应这种特殊环境引线方法，它能够承受大量弯曲变形而不轻易断裂。 采取绑定线问题在于，每一个信号或电源线电流环路面积增加将造成电感值升高。取得较低电感值优良设计就是实现硅基芯片和内部PCB之间直接连接，也就是说硅基芯片连接点直接粘接在PCB焊盘上。这就要求选择使用一个特殊PCB板基材料，这种材料应该含有极低CTE。而选择这种材料将造成IC芯片整体成本增加，所以采取这种工艺技术芯片并不常见，不过只要这种将硅基芯片和载体PCB直接连接IC存在而且在设计方案中可行，那么采取这么IC器件就是很好选择。 通常来说，在IC封装设计中，降低电感而且增大信号和对应回路之间或电源和地之间电容是选择集成电路芯片过程首选考虑。举例来说，小间距表面贴装和大间距表面贴装工艺相比，应该优先考虑选择采取小间距表面贴装工艺封装IC芯片，而这两种类型表面贴装工艺封装IC芯片全部优于过孔引线类型封装。BGA封装IC芯片同任何常见封装类型相比含有最低引线电感。从电容和电感控制角度来看，小型封装和更细间距通常总是代表性能提升。 引线结构设计一个关键特征是管脚分配。因为电感和电容值大小全部取决于信号或是电源和返回路径之间靠近程度，所以要考虑足够多返回路径。 电源和地管脚应该成对分配，每一个电源管脚全部应该有对应地管脚相邻分布，而且在这种引线结构中应该分配多个电源和地管脚对。这两方面特征全部将极大地降低电源和地之间环路电感，有利于降低电源总线上电压瞬变，从而降低EMI。因为习惯上原因，现在市场上很多IC芯片并没有完全遵照上述设计规则，然而IC设计和生产厂商全部深刻了解这种设计方法优点，所以在新IC芯片设计和公布时IC厂商更关注电源连接。 理想情况下，要为每一个信号管脚全部分配一个相邻信号返回管脚(如地管脚)。实际情况并非如此，即使思想最前卫IC厂商也没有如此分配IC芯片管脚，而是采取其它折衷方法。在BGA封装中，一个行之有效设计方法是在每组八个信号管脚中心设置一个信号返回管脚，在这种管脚排列方法下，每一个信号和信号返回路径之间仅相差一个管脚距离。而对于四方扁平封装(QFP)或其它鸥翼(gull wing)型封装形式IC来说，在信号组中心放置一个信号返回路径是不现实，即便这么也必需确保每隔4到6个管脚就放置一个信号返回管脚。需要注意是，不一样IC工艺技术可能采取不一样信号返回电压。有IC使用地管脚(如TTL器件)作为信号返回路径，而有IC则使用电源管脚(如绝大多数ECL器件)作为信号返回路径，也有IC同时使用电源和地管脚(比如大多数CMOS器件)作为信号返回路径。所以设计工程师必需熟悉设计中使用IC芯片逻辑系列，了解它们相关工作情况。 IC芯片中电源和地管脚合理分布不仅能够降低EMI，而且能够极大地改善地弹反射(ground bounce)效果。当驱动传输线器件试图将传输线下拉到逻辑低时，地弹反射却仍然维持该传输线在逻辑低阈值电平之上，地弹反射可能造成电路失效或故障。 IC封装中另一个需要关注关键问题是芯片内部PCB设计，内部PCB通常也是IC封装中最大组成部分，在内部PCB设计时假如能够实现电容和电感严格控制，将极大地改善设计系统整体EMI性能。假如这是一个两层PCB板，最少要求PCB板一面为连续地平面层，PCB板另一层是电源和信号布线层。更理想情况是四层PCB板，中间两层分别是电源和地平面层，外面两层作为信号布线层。因为IC封装内部PCB通常全部很薄，四层板结构设计将引出两个高电容、低电感布线层，它尤其适合于电源分配和需要严格控制进出该封装输入输出信号。低阻抗平面层能够极大地降低电源总线上电压瞬变，从而极大地改善EMI性能。这种受控信号线不仅有利于降低EMI，一样对于确保进出IC信号完整性也起到关键作用。3、其它相关IC工艺技术问题 集成电路芯片偏置和驱动电源电压Vcc是选择IC时要注意关键问题。从IC电源管脚吸纳电流关键取决于该电压值和该IC芯片输出级驱动传输线(PCB线和地返回路径)阻抗。5V电源电压IC芯片驱动50传输线时，吸纳电流为100mA；3.3V电源电压IC芯片驱动一样50传输线时，吸纳电流将减小到66mA；1.8V电源电压IC芯片驱动一样50传输线时，吸纳电流将减小到36mA。由此可见，在公式V=Ldi/dt中，驱动电流从100mA降低到36mA能够有效地降低电压瞬变V，所以也就降低了EMI。低压差分信号器件(LVDS)信号电压摆幅仅有几百毫伏，能够想象这么器件技术对EMI改善将很显著。 电源系统去耦也是一个值得尤其关注问题。IC输出级经过IC电源管脚吸纳电流全部是由电路板上去耦网络提供。降低电源总线上电压下降一个可行措施是缩短去耦电容到IC输出级之间分布路径。这么将降低“Ldi/dt”表示式中“L”项。因为IC器件上升时间越来越快，在设计PCB板时唯一能够实施措施是尽可能地缩短去耦电容到IC输出级之间分布路径。一个最直接处理方法是将全部电源去耦全部放在IC内部。最理想情况是直接放在硅基芯片上，并紧邻被驱动输出级。对于IC厂商来说，这不仅昂贵而且极难实现。然而假如将去耦电容直接放在IC封装内PCB板上，而且直接连接到硅基芯片管脚，这么设计成本增加得最少，对EMI控制和提升信号完整性贡献最大。现在仅有少数高端微处理器采取了这种技术，不过IC厂商们对这项技术爱好正和日俱增，能够预见这么设计技术必将在未来大规模、高功耗IC设计中普遍应用。 在IC封装内部设计电容通常数值全部很小(小于几百皮法)，所以系统设计工程师仍然需要在PCB板上安装数值在0.001uF到0.1uF之间去耦电容，然而IC封装内部小电容能够抑制输出波形中高频成份，这些高频成份是EMI最关键起源。 传输线终端匹配也是影响EMI关键问题。经过实现网络线终端匹配能够降低或消除信号反射。信号反射也是影响信号完整性一个关键原因。从减小EMI角度来看，串行终端匹配效果最显著，因为这种方法终端匹配将入射波(在传输线上传输原始波形)降低到了Vcc二分之一，所以减小了驱动传输线所需瞬时吸纳电流。这种技术经过降低“Ldi/dt”中“di”项来达成降低EMI目标。 一些IC厂商将终端匹配电阻放在IC封装内部，这么除了能够降低EMI和提升信号完整性，还降低了PCB板上电阻数目。检验IC芯片是否采取了这么技术能够愈加清楚IC输出阻抗。当IC输出阻抗同传输线阻抗匹配时，就能够认为这么传输线实现了“串联终端匹配”。值得注意是串联终端匹配IC采取了信号转换反射模型。而在实际应用中假如沿传输线方向分布有多个负载，而且有很严格时序要求，这时串联终端匹配就可能不起作用。 最终，一些IC芯片输出信号斜率也受到控制。对大多数TTL和CMOS器件来说，当它们输出级信号发生切换时，输出晶体管完全导通，这么就会产生很大瞬间电流来驱动传输线。电源总线上如此大浪涌电流势必产生很大电压瞬变(V=Ldi/dt)。而很多ECL、MECL和PECL器件经过在输出晶体管线性区高低电平之间转换来驱动输出级，通常称之为非饱和逻辑，其结果是输出波形波峰和波谷会被削平，所以减小了高频谐波分量幅度。这种技术经过提升表示式“Ldi/dt”中信号上升时间“dt”项来减小EMI。总结 经过仔细考察集成电路芯片封装、引线结构类型、输出驱动器设计方法和去耦电容设计方法，能够得出有益设计规则，在电路设计中要注意选择和使用符合以下特征电子元器件：*外形尺寸很小SMT或BGA封装；*芯片内部PCB是含有电源层和接地层多层PCB设计；*IC硅基芯片直接粘接在内部小PCB上(没有绑定线)；*电源和地成对并列相邻出现(避免电源和地出现在芯片边角位置，如74系列逻辑电路)；*多个电源和地管脚成对配置；*信号返回管脚(比如地脚)和信号管脚之间均匀分布；*类似于时钟这么关键信号配置专门信号返回管脚；*采取可能最低驱动电压(Vcc)，如相对于5V来说能够采取3.3V驱动电压，或使用低电压差分逻辑(LVDS)；*在IC封装内部使用了高频去耦电容；*在硅基芯片上或是IC封转内部对输入和输出信号实施终端匹配；*输出信号斜率受控制。 总而言之，选择IC器件一个最基础规则是只要能够满足设计系统时序要求就应该选择含有最长上升时间元器件。一旦设计工程师做出最终决定，不过仍然不能确定同一工艺技术不一样厂商生产器件电磁干扰情况，能够选择不一样厂商生产器件做部分测试。将有疑问IC芯片安装到一个专门设计测试电路板上，开启时钟运行和高速数据操作。经过连接到频谱分析仪或宽带示波器上近场磁环路探针能够轻易地测试电路板电磁发射。第二篇 实现PCB高效自动布线设计技巧和关键点尽管现在EDA工具很强大，但伴随PCB尺寸要求越来越小，器件密度越来越高，PCB设计难度并不小。怎样实现PCB高布通率和缩短设计时间呢？本文介绍PCB计划、布局和布线设计技巧和关键点。 现在PCB设计时间越来越短，越来越小电路板空间，越来越高器件密度，极其苛刻布局规则和大尺寸元件使得设计师工作愈加困难。为了处理设计上困难，加紧产品上市，现在很多厂家倾向于采取专用EDA工具来实现PCB设计。但专用EDA工具并不能产生理想结果，也不能达成100%布通率，而且很乱，通常还需花很多时间完成余下工作。 现在市面上流行EDA工具软件很多，但除了使用术语和功效键位置不一样外全部大同小异，怎样用这些工具愈加好地实现PCB设计呢？在开始布线之前对设计进行认真分析和对工具软件进行认真设置将使设计愈加符合要求。下面是通常设计过程和步骤。 1、确定PCB层数 电路板尺寸和布线层数需要在设计早期确定。假如设计要求使用高密度球栅阵列(BGA)组件，就必需考虑这些器件布线所需要最少布线层数。布线层数量和层叠(stack-up)方法会直接影响到印制线布线和阻抗。板大小有利于确定层叠方法和印制线宽度，实现期望设计效果。 多年来，大家总是认为电路板层数越少成本就越低，不过影响电路板制造成本还有很多其它原因。近几年来，多层板之间成本差异已经大大减小。在开始设计时最好采取较多电路层并使敷铜均匀分布，以避免在设计临近结束时才发觉有少许信号不符合已定义规则和空间要求，从而被迫添加新层。在设计之前认真计划将降低布线中很多麻烦。 2、设计规则和限制 自动布线工具本身并不知道应该做些什么。为完成布线任务，布线工具需要在正确规则和限制条件下工作。不一样信号线有不一样布线要求，要对全部特殊要求信号线进行分类，不一样设计分类也不一样。每个信号类全部应该有优先级，优先级越高，规则也越严格。规则包含印制线宽度、过孔最大数量、平行度、信号线之间相互影响和层限制，这些规则对布线工具性能有很大影响。认真考虑设计要求是成功布线关键一步。 3、元件布局 为最优化装配过程，可制造性设计(DFM)规则会对元件布局产生限制。假如装配部门许可元件移动，能够对电路合适优化，更便于自动布线。所定义规则和约束条件会影响布局设计。在布局时需考虑布线路径(routing channel)和过孔区域，图所表示。这些路径和区域对设计人员而言是显而易见，但自动布线工具一次只会考虑一个信号，经过设置布线约束条件和设定可布信号线层，能够使布线工具能像设计师所设想那样完成布线。 4、扇出设计 在扇出设计阶段，要使自动布线工具能对元件引脚进行连接，表面贴装器件每一个引脚最少应有一个过孔，方便在需要更多连接时，电路板能够进行内层连接、在线测试(ICT)和电路再处理。 为了使自动布线工具效率最高，一定要尽可能使用最大过孔尺寸和印制线，间隔设置为50mil较为理想。要采取使布线路径数最大过孔类型。进行扇出设计时，要考虑到电路在线测试问题。测试夹具可能很昂贵，而且通常是在立即投入全方面生产时才会订购，假如这时候才考虑添加节点以实现100%可测试性就太晚了。 经过慎重考虑和估计，电路在线测试设计可在设计早期进行，在生产过程后期实现，依据布线路径和电路在线测试来确定过孔扇出类型，电源和接地也会影响到布线和扇出设计。为降低滤波电容器连接线产生感抗，过孔应尽可能靠近表面贴装器件引脚，必需时可采取手动布线，这可能会对原来设想布线路径产生影响，甚至可能会造成你重新考虑使用哪种过孔，所以必需考虑过孔和引脚感抗间关系并设定过孔规格优先级。 5、手动布线和关键信号处理 尽管本文关键叙述自动布线问题，但手动布线在现在和未来全部是印刷电路板设计一个关键过程。采取手动布线有利于自动布线工具完成布线工作。图2a和图2b所表示，经过对挑选出网络(net)进行手动布线并加以固定，能够形成自动布线时可依据路径。 不管关键信号数量有多少，首先对这些信号进行布线，手动布线或结合自动布线工具均可。关键信号通常必需经过精心电路设计才能达成期望性能。布线完成后，再由相关工程人员来对这些信号布线进行检验，这个过程相对轻易得多。检验经过后，将这些线固定，然后开始对其它信号进行自动布线。 6、自动布线 对关键信号布线需要考虑在布线时控制部分电参数，比如减小分布电感和EMC等，对于其它信号布线也类似。全部EDA厂商全部会提供一个方法来控制这些参数。在了解自动布线工含有哪些输入参数和输入参数对布线影响后，自动布线质量在一定程度上能够得到确保。 应该采取通用规则来对信号进行自动布线。经过设置限制条件和严禁布线区来限定给定信号所使用层和所用到过孔数量，布线工具就能根据工程师设计思想来自动布线。假如对自动布线工具所用层和所布过孔数量不加限制，自动布线时将会使用到每一层，而且将会产生很多过孔。 在设置好约束条件和应用所创建规则后，自动布线将会达成和预期相近结果，当然可能还需要进行部分整理工作，同时还需要确保其它信号和网络布线空间。在一部分设计完成以后，将其固定下来，以预防受到后边布线过程影响。 采取相同步骤对其它信号进行布线。布线次数取决于电路复杂性和你所定义通用规则多少。每完成一类信号后，其它网络布线约束条件就会降低。但随之而来是很多信号布线需要手动干预。现在自动布线工具功效很强大，通常可完成100%布线。不过当自动布线工具未完成全部信号布线时，就需对余下信号进行手动布线。 7、自动布线设计关键点包含： 7.1 略微改变设置，试用多个路径布线； 7.2 保持基础规则不变，试用不一样布线层、不一样印制线和间隔宽度和不一样线宽、不一样类型过孔如盲孔、埋孔等，观察这些原因对设计结果有何影响； 7.3让布线工具对那些默认网络依据需要进行处理； 7.4信号越不关键，自动布线工具对其布线自由度就越大。 8、布线整理 假如你所使用EDA工具软件能够列出信号布线长度，检验这些数据，你可能会发觉部分约束条件极少信号布线长度很长。这个问题比较轻易处理，经过手动编辑能够缩短信号布线长度和降低过孔数量。在整理过程中，你需要判定出哪些布线合理，哪些布线不合理。同手动布线设计一样，自动布线设计也能在检验过程中进行整理和编辑。 9、电路板外观 以前设计常常注意电路板视觉效果，现在不一样了。自动设计电路板不比手动设计美观，但在电子特征上能满足要求要求，而且设计完整性能得到确保第三篇 布局布线技术发展摘要：伴随微孔和单片高密度集成系统等新硬件技术应用，自由角度布线、自动布局和3D布局布线等新型软件将会成为电路板设计人员必备设计工具之一。 在早期电路板设计工具中，布局有专门布局软件，布线也有专门布线软件，二者之间没什么联络。伴随球栅阵列封装高密度单芯片、高密度连接器、微孔内建技术和3D板在印刷电路板设计中应用，布局和布线已越来越一体化，并成为设计过程关键组成部分。 自动布局和自由角度布线等软件技术已逐步成为处理这类高度一体化问题关键方法，利用这类软件能在要求时间范围内设计出可制造电路板。在现在产品上市时间越来越短情况下，手动布线极为耗时，不合时宜。所以，现在要求布局布线工具含有自动布线功效，以快速响应市场对产品设计提出要求。 1、设计约束条件 因为要考虑电磁兼容(EMC)及电磁干扰、串扰、信号延迟和差分对布线等高密度设计原因，布局布线约束条件每十二个月全部在增加。比如，在几年前，通常电路板仅需6个差分对来进行布线，而现在则需600对。在一定时间内仅依靠手动布线来实现这600对布线是不可能，所以自动布线工具必不可少。 尽管和几年前相比，当今设计中节点(net)数目没有大改变，只是硅片复杂性有所增加，不过设计中关键节点百分比大大增加了。当然，对于一些尤其关键节点，要求布局布线工具能够加以区分，但无需对每个管脚或节点全部加以限制。 2、自由角度布线 伴随单片器件上集成功效越来越多，其输出管脚数目也大大增加，但其封装尺寸并没随之扩大。所以，再加上管脚间距和阻抗原因限制，这类器件必需采取更细线宽。同时产品尺寸总体减小也意味着用于布局布线空间也大大减小了。在一些消费类产品中，底板大小和其上器件大小相差无几，元件占据板面积高达80%。 一些高密度元件管脚交错，即使采取具45布线功效工具也无法进行自动布线。尽管45布线工具能对一些恰成45线段进行完美处理，但自由角度布线工具含有更大灵活性，并能最大程度提升布线密度。 拉紧(pull-tight)功效使每个节点在布线后自动缩短以适应空间要求，它能大大降低信号延迟，同时降低平行路径数，有利于避免串扰产生。 尽管自由角度设计含有可制造性，而且性能良好，不过这种设计会造成主板看起来不如以前设计美观。主板设计在上市时间以后，就可能不再是一件艺术品了。 3、高密度器件 最新高密度系统级芯片采取BGA或COB封装，管脚间距日益减小。球间距已低至1mm，而且还会继续降低，造成封装件信号线不可能采取传统布线工具来引出。现在有两种方法可处理这个问题：一是经过球下面孔将信号线从下层引出；二是采取极细布线和自由角度布线在球栅阵列中找出一条引线通道。对这种高密度器件而言，采取宽度和空间极小布线方法是唯一可行，只有这么，才能确保较高成品率。现代布线技术也要求能自动地应用这些约束条件。 自由布线方法可降低布线层数，降低产品成本。同时也意味着在成本不变情况下，能够增加部分接地层和电源层来提升信号完整性和EMC性能。 4、下一代电路板设计技术 微孔等离子蚀刻技术在多层板，尤其是在蜂窝电话和家用电器中应用大大改变了对布局布线工具要求。采取等离子蚀刻法在路径宽度内添加一个新孔不会造成底板本身或制造成本增加，因为对等离子蚀刻法而言，制作一千个孔成本和制作一个孔成本一样低廉(这和激光钻孔法大不一样)。这就要求布线工具含有更大灵活性，它必需能够应用不一样约束条件，能适应不一样微孔和构建技术要求。 元件密度不停增加也对布局设计产生了一些影响。布局布线工具总是假设板上有足够空间让元件拾放机来拾放表面安装元件，而不会对板上已经有元件产生影响。不过元件次序放置会产生这么一个问题，即每当放置一个新元件后，板上每个元件最好位置全部会发生改变。 这就是布局设计过程自动化程度低而人工干预程度高原因。尽管现在布局工具对依次布局元件数没什么限制，不过一些工程师认为布局工具用于依次布局时实际上是受到限制，这个限制大约为500个元件。还有部分工程师认为当在一个板上放置元件多达4,000个时，会产生很大问题。 同次序算法技术相比，并行布局技术能实现愈加好自动布局效果。所以，当Zuken收购Incases企业后，Incases并行布局技术使Zuken获益非浅。 5、三维布局 3D工具针对现在应用日益广泛异形和定形板进行布局布线。如 ZukenFreedom最新工具采取三维底板模型来进行元件空间布局，随即再进行二维布线。此过程也能通知：此板是否含有可制造性？ 未来，诸如在两个不一样层上采取阴影差分正确设计方法将会变得日益关键，布线工具也必需能处理这种设计，而且信号速率也将会继续提升。 现在也出现了将布局布线工具同用于虚拟原型高级仿真工具集成起来工具，如ZukenHot Stage工具，所以即使在虚拟原型时也能对布线问题进行考虑。 现在，自动布线技术已极为普及。我们相信，自由角度布线、自动布局和3D布局等新型软件技术也会同自动布线技术一样成为底板设计人员日常设计工具，设计人员可用这些新工具来处理微孔和单片高密度集成系统等新型硬件技术问题。