基于fpga的道钉在线检测仪设计本科毕业论文.doc
《基于fpga的道钉在线检测仪设计本科毕业论文.doc》由会员分享,可在线阅读,更多相关《基于fpga的道钉在线检测仪设计本科毕业论文.doc(37页珍藏版)》请在咨信网上搜索。
1、本科毕业设计(论文)题目:基于FPGA的道钉在线检测仪设计院 (系): 光电工程学院 专 业: 电子科学与技术(光电子方向)班 级: 学 生: 学 号: 指导教师: 2012 年 6月- 32 -基于FPGA的道钉在线检测仪设计摘 要本文使用FPGA实现了道钉在线检测控制系统。根据设计任务要求,通过查阅资料,分析任务要求归纳出适合于图像采集、图像存储、图像显示的方法。并针对这些方法的特点,提出了道钉在线检测系统设计的具体方案。即系统体系结构、系统整体工作流程、数据信号传输路线、系统所使用芯片。系统的工作流程为:CCD采集的模拟信号,由SAA7113转换成数字信号,经存储芯片进行存储,然后进入F
2、PGA中完成图像预处理,把FPGA预处理后的图像数据信号送到DSP,由DSP完成进一步图像处理工作,再由LCD显示出来。而本设计主要解决的问题是:图像采集模块、存储模块以及显示模块,FPGA怎样控制这三部分进行工作。关键词:FPGA;图像采集;SAA7113;图像存储;SDRAM;SRAM;LCDDog Nail on-line detection control System Based on FPGAAbstractThis paper used the FPGA realizing dog nail on-line detection control system。In this pap
3、er, according to the design requirements, through searching information, Analyzed and concluded the suitable method for image acquisition, image storage, image display. And aimed at the characteristics of these methods, put forward the on-line detection system design of dog nail concrete plan, that
4、system structure, system overall work process, data signal transmission line, system chips used. The working process of the system for: the analog signals that CCD acquisition converted into digital signals by SAA7113,stored by SDRAM or SRAM, then join in FPGA to finish image pre-processing, send th
5、e image data signal to DSP after pre-processing by FPGA, then DSP completes the image processing further work, and processed image displayed by LCD. The main problem of this design is how FPGA control this three parts image acquisition module, storage module and display module to workKey Words: SAA7
6、113;image storage; SDRAM;SRAM; LCD目 录中文摘要(I)英文摘要.(II)1 绪 论.(1)1.1课题背景及意义 .(1)1.2 FPGA的研究现状(1)1.2.1国外研究现状.(1)1.2.2国内研究现状.(2)1.3本文主要研究内容.(2)2图像采集.(3)2.1采集模块硬件设计.(3)2.2I2C总线模块设计.(4)2.3SAA7113的配置. .(5)2.4视频图像数据的采集.(7)2.5SAA7113输出视频数据格式.(7)2.6视频图像采集的软件设计.(8)2.6.1软件设计分析.(8)2.6.2 Verilog语言编程实现.(10)3 图像存储.(
7、11)3.1SDRAM.(11)3.1.1SDRAM内部结构.(11)3.1.2 SDRAM接口设计.(13)3.2 SRAM.(13)3.2.1 SRAM内部结构.(13)3.2.2 SDRAM接口设计(14)3.2.3读写控制时序设计.(15)4 LCD显示.(17)5 结论.(19)参考文献(20)致谢(22)毕业设计(论文)知识产权声明(23)毕业设计(论文)独创性声明(24)附录(26)1绪论1 绪论1.1课题背景及意义自1985年Xilinx公司推出第一片现场可编程逻辑阵列(FPGA),至今,FPGA已经成为当今电子设计应用市场上首选的可编程逻辑器件之一1,且知,新型的FPGA中一
8、般都集成了DSP模块,甚至嵌入了软/硬核处理器,所以不仅具有很强的逻辑控制能力,还具有较强的数据图像处理能力2-3。目前图像处理技术已经成熟并且在工业自动化测试测量领域发挥着重要作用,通常使用PC机或者DSP进行处理。近年来FPGA在图像信息处理高速度、高可靠性,编程简便,易学易用,开发周期短4-6等性能,因此在该领域被越来越多的应用。如基于机器视觉的目标尺寸测量、位置测量等。该课题使用基于FPGA视频信号处理技术进行道钉在线检。车辆集团道钉生产任务量极大,每年亦有大批量道钉应用于铁路修建中。道钉质量直接影响到铁路安全问题,不容忽视。目前国内主要生产厂家在道钉检测环节中主要依靠人工抽检的方法,
9、检测带有主观性、片面性的缺点。目前多家研究机构或公司均提出了基于机器视觉技术的道钉在线检测的方法,可检测道钉长度、两处螺纹大、中、小径等参数,并且方案可行。1.2 FPGA的研究现状近年来,国内外不少专家和学者都提出了基于 FPGA 的系统设计方案,来实现视频中移动目标的实时检测,实现了一些基本的目标检测算法,早期的设计侧重于硬件系统的搭建与优化,对算法的实现设计并不多。1.2.1国外研究现状 在国外的研究中,1998年,Lucas 和Kanade提出的设计方案,很好的处理速度和精度的问题7,在FPGA中实现了目标检测系统。2002年Correia等人设计了一个基于流水线思想的FPGA图像处理
10、系统8,将对 252316 大小的图像的处理速度提高到30 帧每秒,达到了实时性的要求。从此以后,FPGA 逐渐地被用作实时图像操作的嵌入式处理器件。2006 年,Wanqing Li 和 Igor Kharitonenko 设计了基于 FPGA 的智能视频监控系统,实现了简单静态背景下移动目标的有效检测9。2007 年,Z.Y. Wei 和D.J. Lee 等人对运动估计算法进行了有效改进10,一方面优化了算法,提高了算法的执行那个效率,另一方面改进设计方案使算法适合在 FPGA 中实现。利用NiosII 嵌入式处理器为核心搭建了基于 PFGA 的视频处理系统,改进后的算法对640480 大
11、小的图像的处理速度可以达到 30 帧每秒11。西安工业大学毕业设计(论文)1.2.2国内研究现状 国内相关研究起步比较晚12。2006 年北京理工大学的李敬峰等人设计了基于 FPGA 的人体 3D 建模和跟踪系统,对 640480 大小的图像的处理速度可以到达 30 帧每秒,达到了实时性的要求13。2008 年西安电子科技大学的邵应昭等人设计的视频监控系统,利用 Nios II 嵌入式处理器为核心搭建了一个片上可编程的(SOPC)系统,实现了本地和网络同步监控的功能14-15。1.3本文主要研究内容本文的题目是基于FPGA的道钉在线检测仪设计,简言之,就是设计一个通过某种设备能计算出道钉的大、
12、中、小直径等参数,而本论文主要研究的是怎样设计这个设备,通过详细分析可以分为五部分:控制模块、采集模块、存储模块、图像处理模块和显示模块。其中,采集模块以模拟式CCD摄像头作为视频信息采集设备,以SAA7113芯片作为A/D转换设备,负责将模拟图像数据转换成数字图像数据后送入FPGA中;存储模块作为实时数字图像数据的缓存设备,来存储大量的实时视频信号;LCD显示图像处理后的数据,以及整个过程的相关参数。控制模块是整个系统逻辑控制的核心,主要实现系统各个芯片的初始化以及控制数据在各个模块间的传输过程与时序匹配系统以EP4CE15F256的FPGA芯片作为控制核心。图像处理在本设计中不涉及。总体结
13、构如图1.1所示:FPGAEP4CE15F256SAA7113LCDSDRAM/SRAMCCD传感器 图 1.1 系统总体结构图2 图像采集2 图像采集视频图像采集模块的主要作用是接收来自CCD摄像头的PAL制全电视信号(cvas),经视频输入处理芯片SAA7113,输出ITU-656 4:2:2格式的数字化图像数据,ITU-656格式是ITU(Intemational Telecommunications Union国际电信联盟)推荐的数字视频数据格式。完成视频信号从模拟信号到数字信号的转换、图像信号与其他复合消隐信号、复合同步信号分离、视频信号的格式转换等操作,最终提供后端可以处理的数字视
14、频数据,存储到SRAM中。因此本章主要内容为可分为利用I2C总线对视频输入处理芯片SAA7113的初始化配置,采用软件的方式控制SAA7113采集图像数据。2.1采集模块硬件设计采集模块负责将模拟图像信号转换成数字信号并传送到FPGA中。系统采用型号为SAA7113的高集成度视频解码芯片。它具有低功耗(0.5W)、低电压(3.3V)、小封装(QFP44)16的特点。本系统对视频解码芯片SAA7113的控制连接电路如图2.1所示:AI22I2C状态输出RTS1RTS0SAA7113RSTVPO(07)数据输出3.3V24.576M4路模拟视频输入 AI22AI21AI12 SAA7113AI11
15、CE SDA SCLFPGAreset 图2.1 SAA7113连接原理图从原理图可以看出,SAA7113支持4路模拟视频信号输入;采用+33V供电;需外接24576MHz晶体;SAA7113通过VPO总线、RTS0、RTSl、SAA7113RST(SAA7113片选复位)、串行时钟线SCL(Serial Data Line)、串行数据西安工业大学毕业设计(论文)线SDA(Serial Data Line)与FPGA芯片进行通信。I2C总线通过数据线SDA和时钟线SCL对SAA7113进行操作。2.2 I2C总线模块设计I2C总线是一种由SDA(串行数据线)和SCL(串行时钟线)组成的串行总线
16、,它利用这两根总线在主控制器与被控单元之间进行双向数据传送17-19。I2C总线的开始信号是在SCL为高电平期间,SDA出现由高电平向低电平的跳变,由此启动I2C 总线,如图2.2(a)所示。停止信号是在SCL为高电平期间,SDA出现由低电平向高电平的变化,意味着即将停止I2C总线的数据传输,如图2.2(b)所示: (a)开始信号 (b)结束信号图2.2 I2C总线开始与结束信号I2C模块的实现,核心是FSM有限状态机的实现。状态机的结构模式相对简单,设计方案相对固定,容易构成性能良好的同步时序逻辑模块。系统I2C的实现主要是通过主从状态机来实现。主状态机状态转移图如图4所示:图4 I2C模块
17、主状态转换图IDLE为系统默认状态,当检测到Comdin为图中状态时,即转入该状态执行子状态机。主状态共有START、WRITE、RECEIVE_ACK、READ、SEND_ACK、STOP和一个初始状态IDLE,其中:START状态完成的是总线的启动;WRITE完成的一个8位数据的串行发送,由高到低依次发送;RECEIVE_ACK为接收应答状态,当发送完一个数据时,需要进入此状态;READ为接收数据状态,该状态主控制FPGA接SAA7113发送出的数据;SEND_ACK为发送应答状态,当接收完一个字节数据后,应向从机发送应答信号;STOP状态为停止总线状态。各状态的子状态机执行过程大体类似。
18、2.3 SAA7113的配置掌握了I2C总线协议之后,便可以通过I2C总线对SAA7113进行寄存器配置,配置方法大体可以分为两种,一种是编写硬件描述语言来模拟I2C时序来配置SAA7113的各个工作寄存器,一种是使用单片机来对SAA7113的各个工作寄存器进行初始化。本论文采用的是硬件描述语言的方式对SAA7113进行初始化配置,从而完全控制A/D的过程。使用FPGA模拟的I2C接口可以对SAA7113提供的多个控制字进行读写,I2C协议中器件的地址是7位,加上读、写位标识(写为“0,读为“1”)构成一个完的字节。SAA7113的器件地址是0100 101,末尾加上读“1”和写“0位后,器件
19、地址分别为:写地址0100 1010(4AH)读地址0100 1011(4BH)。从地址是器件内部分配的控制字寄存器的地址。SAA7113提供00H-1FH、40H-62H共43个控制字寄存器21。对SAA7113的写控制字过程如图2.3所示:图2.3 对SAA7113控制字寄存器的写操作写控制字时,首先产生一个开始信号,送出4A(器件地址+写)的指令,收到一个应答位之后,送出要进行写操作的从地址,同样收到应答位后,输出要写的内容,再次收到应答,产生停止信号。对SAA7113的读控制字过程如图2.4所示:图2.4 对SAA7113控制字寄存器的读操作对SAA7113控制字寄存器读操作比写操作复
20、杂,分为两步进行:首先产生一个开始信号,完成对器件地址和从地址的写操作,主器件收到应答位之后,接着需要重新发送一个开始信号和4BH(器r件地址+读)字节,SAA7113收到后发出应答信号,从地址的控制字单元数据从SDA线上输出,开始接收数据;数据传输结束时发停止信号。整个SAA7113配置的流程如图2.5所示:图2.5 SAA7113配置流程2.4 视频图像数据的采集开始采集视频时,SAA7113输出视频图像数据通过8位总线VPO传输给FPGA。由于PAL制电视信号是隔行扫描,分为奇数场和偶数场传输,数字化以后仍然格式不变,因此需要将奇数场和偶数场的数据还原成一幅完整的图像。本论文通过分析视频
21、数据流中的“FF 00 00 SAVEAV”时间参考代码段,获得奇偶场信号,场参考信号,行参考信号,有效行数据开始和结束信号,并根据这些信号,编写Verilog语言控制数据的采集。2.5 SAA7113输出视频数据格式SAA7113数字化后输出的视频图像数据是标准的11rU656 YUV4:2-2格式,YUV颜色空间是PAL电视信号传输过程中基本的格式,它充分利用传输通道的带宽。Y分量代表黑白亮度分量,U和V分量表示彩色信息,输出数字视频信号数据格式如表2.1所示21。表2.1 SAA7113输出数据格式表21中,“80 10”表示当前视频信号处于行消隐阶段。“FF 00 00 SAV”是时间
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 fpga 道钉 在线 检测 设计 本科毕业 论文
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【可****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【可****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。