本科毕业论文---亮度检测设计.doc

成都电子机械高等专科学校毕业设计（论文）
课程设计（论文）

题　　目:　亮度检测 　　　　　
专　　业:　电子信息科学与技术　
班　　级:
学　　号:
姓　　名:
指导老师:

摘 要
设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源，采用低功耗的芯片及液晶显示器，发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器采用同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74LS32及扬声器构成。

关键词： 数字电路　　集成电路　　逻辑电路

Abstract
Design one to adopt digital circuit to realize，correct time，divide，second。The fashion of idea of the digital display is put，cycle is 24 hours，reveal all over scale is 59 minutes and 59 seconds past 23，function and digital electronic clock to give the correct time function have school 。Scale integrated circuit in the circuit is mainly adopted。The design circuit of this system is by the logical circuit module of pulse，clock pulse module，power module，clock decipher reveal circuit module，module when being whole and cable， module ，etc。make up partly at the school。Use battery as the power，adopt chips and liquid crystal displays of the low consumption，the generator uses the quartz to shake，count the oscillator CD4060 and one pair of D trigger 74LS74s brilliantly，the counter adopts and moves ahead simultaneously dual decimal counter74LS160s，it is74LS248 to latch the decoder，the circuit uses 74LS74when being whole and cable，74LS32 and loudspeaker form。

Key Words: digital circuit integrated circuit logical circuit

62

目　　录
摘 要 1
Abstract 2
目　　录 3
前言 5
第1章 数字电子钟设计总体方案 6
1.1.1数字计时器的设计思想 6
1.1.2数字电子钟组成框图 6
1.1.3单元电路设计 7
第2章 电子钟逻辑电路基础知识 9
2.1 数制 9
2.1.1十进制 9
2.1.2 二进制 9
2.1.3 十六进制 10
2.1.4 不同进制数的表示符号 10
2.2二进制代码 11
2.2.1 自然二进制代码 11
2.2.2 二–十进制代码（ＢＣＤ码） 11
2.3基本逻辑运算 12
2.3.1 与逻辑运算 12
2.3.2 或逻辑运算 13
2.3.3 非逻辑运算 14
第3章 电子钟逻辑门电路 15
3.1 基本逻辑门电路 15
3.1.1 与门电路 15
3.1.2 或门电路 16
3.1.3 非门电路 17
3.1.4 复合逻辑门 18
第4章 电子钟组合逻辑电路 20
4.1 组合逻辑电路的分析与设计 20
4.1.1 组合逻辑电路的分析 20
4.1.2 组合逻辑电路的设计 22
4.2 编码器 25
4.2.1 电子钟编码器的工作原理 25
4.3电子钟的译码器和数字显示电路 28
4.3.1 二进制译码器 28
4.3.2 显示译码器 30
第5章 电子钟触发器 33
5.1 RS触发器 33
5.1.1 基本RS触发器 33
5.1.2 同步RS触发器 35
5.2 JK、D、T触发器 36
5.2.１ JK触发器 36
5.2.2 D触发器 38
5.2.3 T触发器 39
第6章 电子钟时序逻辑电路 40
6.1 时序逻辑电路的基本概念 40
6.1.1 时序逻辑电路的基本结构及特点 40
6.1.2 时序逻辑电路的分类 41
6.2 时序逻辑电路的分析 41
6.2.1 分析时序逻辑电路的步骤 41
6.2.2 同步时序逻辑电路的分析及应用 41
6.2.3 异步时序逻辑电路的分析及应用 44
6.3 同步时序电路的设计 46
6.3.1 同步时序逻辑电路设计的步骤 47
6.3.2 同步时序逻辑电路设计的应用 48
6.4计数器 52
6.4.1 二进制计数器 52
6.4.2 同步十进制加法计数器 54
6.5 脉冲信号的产生 56
6.5.1 由与非门组成的多谐振荡器 56
6.5.2 石英晶体时钟脉冲发生器 57
结论 59
谢 辞 60
参考文献 61

前言
数字钟是采用数字电路实现对时、分、秒、数字显示的计时装置。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它用于定时自动报警、按时自动打铃、时间程序自动控制、定时广播及自动控制等各个领域。虽然现在市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但是这里介绍的自制数字电子钟可以满足使用者的一些特殊需要，输出方式灵活，如可以随意设置时、分、秒的输出，改变显示数字的大小等等。并且由于集成电路技术的发展，特别是中规模集成电路技术的发展，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。因此，研究数字钟及扩大其应用，有着非常现实的意义。
数字钟的设计用到，数制、基本逻辑运算、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲的产生等数字电路知识。

第1章 数字电子钟设计总体方案
1.1.1数字计时器的设计思想
要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。
值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动迅速调整时间。“手动调整”可利用手动的节拍调准显示时间。
1.1.2数字电子钟组成框图
时显示器
分显示器
秒显示器
时译码器
分译码器
秒译码器
时计数器
分计数器
秒计数器
振荡器
分频器
定时控制
自动报时
主
体
电
路
扩
展
电
路
校时电路
1s
数字钟的组成框图如图1．1所示。
图 1．1
1.1.3单元电路设计
（1）秒信号电路，它是数字电钟的核心部分，它的精度和稳定度决定于数字钟的质量。
通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。 图 1．2 秒信号电路图
如晶体振为32768Hz，通过15次二分频后可得1Hz的秒信号。CD4060为14分频电路，再经一次分频即得1Hz的标准秒信号，如图1．2所示。
（2）时、分、秒计数器，秒信号经秒计数器、分计数器、时计数器之后，分别得到显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制或十二进制。要实现这一要求，可选用的中规模集成计数器较多，这里推荐74LS160或74LS161。
a．六十进制计数器，它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制，组合起来就构成六十进制计数器，如图1．3示。

图 1．3 六十进制计数器
b．二十四进制计数器，它由两片中规模集成十进制计数器74LS160构成，当高位出现0010状态，低位为0100状态，即计到第24个来自“分”计数器的进位信号时，产生反馈清零信号，如图1．4所示。

图 1．4 二十四进制计数器
（3）译码显示电路，选用器件时应当注意译码器和显示器件的相互配合。一是驱动功率要足够大，二是逻辑电平要匹配。例如，采用共阴极型的LED数码管作为显示器件时，则应采用输出为高电平的译码电路，且因数码管工作电流较大，不能用普通TTL译码器，应选用功率门或者OC门。推荐使用显示译码为74LS248。
（4）校时电路，在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。
（5）整点报时电路，每到整点前的6s时准备报时。当分计数到59min时，将分触发器QH置1，而等秒计数到54时，将秒触发器QL置1，然后“QH”与“QL”相“与”，结果再和秒信号相“与”去控制低音喇叭鸣叫，直至59s时产生一个复位信号使QL清零，停止低音鸣叫。同时59s的反相信号又和“QH”相“与”去控制高音喇叭鸣叫。当计数器从59：00到00：00时，鸣叫结束，完成整点报时，电路如图1．5所示。

图1．5 自动报时电路

第2章 电子钟逻辑电路基础知识
2.1 数制
日常生活中，最常用的进位数制（简称为进制）是十进制。而在数字系统中，多采用二进制数，有时也采用八进制数或十六进制数。电子钟设计用到的计数器只识别进制数，因此这一节对数制进行说明。
2.1.1十进制
十进制数的特点：有0,1,…,9十个数码；“逢十进一”。一个数的大小决定于数码的位置，即数位。数码相同，所在的位置不同，则数的大小也不同。例如，十进制数1995可写成展开式：
1995=1×103+9×102+9×101+5×100
其中，10称为基数，100，101，102，103称为各位数的“权”。十进制数的个位的权为1，十位的权为10，百位的权为100……任何一个十进制数ND可表示为：
式中，为各位数的数码，为各位数的权，所以对应的数值为。
2.1.2 二进制
二进制数的特点：只有0，1两个数码，且“逢二进一”。任意一个二进制数NB的展开式为：

其中，2称为基数，2i为各位数的权，bi为各位数的数码。例如一个二进制数1101.101可展开为：
　　　1101．101=1×23+1×22+0×21+1×20+1×2-1+0×2-2+1×2-3
从二进制数的特点可以看到它具有的优点。第一，只有两个数码，只需反映两种状态的元件就可表示一位数。因此，构成二进制数电路的基本单元结构简单。第二，储存和传递可靠。第三。运算简便，所以在计算机中都使用二进制数。
在数学系统中，二进制数的加、减运算使用最多。十进制数的加、减运算规则是逢十进一，借一还一。同理，二进制数的加、减运算规则是逢二进一，借一还二。例如计算二进制数1101+110和11101-10110，计算过程如下：
被加数 1101 被减数 11101
加 数 +1110 减 数 -10110
和 11011 差 00111
2.1.3 十六进制
用二进制表示一个较大的数，位数太多，书写和阅读均不方便，因此在计算机中还常常使用十六进制数。十六进制数的特点：有16个数码0～9，A～F；“逢十六进一”。一个十六进制数NH可展开为：

其中16称为基数，16i为和各位数的权，hi为i位数的数码。例如一个十六进制数DFC．8可展开为：
DFC．8=D×162+F×161+C×160+8×16-1=13×162+15×161+12×160+8×16-1
上述表达式方法可以推广到任意的R进制。在R进制中有R个数码，基数为R，其各位数码的权是R的幂。因而一个R进制数可表示为：

2.1.4 不同进制数的表示符号
在不同的应用场合用不同进制表示同一个数进，为了区别出不同进位制表示的数，常用下标或尾符予以区别。用D、B、H分别表示十、二、十六进制，例如：
（1995）D=（7CB）H
=（11111001011）B
或 1995D=7CBH
=11111001011B
对于十进制数可以不写下标或尾符。
2.2二进制代码
电子钟系统不仅用到数字，还用到各种字母、符号和控制信号等。为了表示这些信号，常用一组特定的二进制数来表示所规定的字母、数字和符号，称为二进制代码。建立这种二进制代码的过程称为编码，常用的二进制代码有自然二进制代码、二–十进制代码（ＢＣＤ码）等。
2.2.1 自然二进制代码
自然二进制代码是按二进制代码各位权值大小，以自然加权的方式来表示数值的大小。例如，数值59用自然二进制代码表示，可表示为111011。
值得注意，这里的自然二进制代码虽然与二进制的写法一样，但两者的概念不同，前者是代码，即用111011这个代码表示59，而111011也是59的二进制数，是一种数制。
2.2.2 二–十进制代码（ＢＣＤ码）
二–十进制代码（ＢＣＤ码）是用二进制编码来表示十进制数的。因为一位十进制数有0～9十个数码，至少需要四位二进制编码才能表示一位十进制数。四位二进制数可以表示十六种不同的状态，用它来表示一位十进制数时就要丢掉六种状态。根据所用十种状态与一位十进制数码对应关系的不同，产生了各种二–十进制编码（即ＢＣＤ码），如表2．2．1所列。最常用的是8421BCD码。
8421BCD码是一种直观的编码，它用每四位二进制数码直接表示出一位十进制码。
例如：（0011 1000 0111）ＢＣＤ，根据表2．2．１可立即得出十进制数为
（387）Ｄ
但是ＤＢＣ码转换成二进制是不直接的，必先把ＢＣＤ码转换成十进制数，然后再把十进制数转换成二进制。相反的转换亦是如此。
例如：（1000 0111 0110）ＢＣＤ＝（876）Ｄ，（876）Ｄ＝（1101101100）Ｂ
（1100）Ｂ＝（12）Ｄ＝（0001 0010）ＢＣＤ

表2．2．１　　几种码表
十进制
自然二进制代码
8421BCD
2421BCD
4221BCD
5421BCD
０
１
２
３
４
５
６
７
８
９
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0000
0001
0010
0011
0100
0101
0110
0111
1110
1111
0000
0001
0010
0011
0110
0111
1100
1101
1110
1111
0000
0001
0010
0011
0100
1000
1001
1010
1011
1100
2.3基本逻辑运算
所谓逻辑，就是指事物的各种因果关系。在数字电路中，因果关系表现为电路　的输入（原因或条件）与输出（结果）之间的关系以，这些关系是通过逻辑运算电路来实现的。分析和设计数字电路使用的数学工具是逻辑代数（又称布尔代数）。逻辑代数中的变量（逻辑变量）只有两个值，即０和１，没有中间值。０和１并不表示数量的大小，只表示对立的逻辑状态。逻辑运算可以用文字描述，亦可用逻辑表达式描述，还可以用表格描述（这种表格称为真传表）。在逻辑代数中有三种基本逻辑运算，即与、或、非逻辑运算。
2.3.1 与逻辑运算
图 2．3．1
当决定一个事物的所有条件都成立，事件才发生，这种关系称为与逻辑关系。如图2．3．1所示的开关串联电路中只有开关Ａ、Ｂ全接通，灯泡Ｆ才会亮，那么Ｆ与Ａ和Ｂ之间的关系就是与逻辑。与逻辑关系简称为与运算，又称为逻辑乘，逻辑关系可用逻辑表达式表示，与逻辑的表达式为
　　　　　　　F＝A·B (2.3.1)
式中“·”为与逻辑的运算符号，与逻辑运算符号“·”在运算中可以省略，故上式可写为
F＝AB
A、B、F都是逻辑变量或逻辑自变量，F是输出逻辑变量或A和B的逻辑函数。逻辑变量只有两种状态，或为真，或为假，通常用1表示真，用0表示假，因此，逻辑变量称为二值逻辑变量。
作为逻辑取值的1和0并不表示数值的大小，而是表示完全对立的两个逻辑状态，可以是条件的有或无，事件的发生或不发生，灯的亮或灭，开关的通或断，电压的高或低等。这里须注意，逻辑取值的0和1不同于前述二进制数的0和1。
与逻辑的运算规则：
0·0=0
（2．3．２）
0·1=0

1·0=0
1·1=1
将输入逻辑变量A和B取值的所有组合和对应输出逻辑变量F的取值列成一表格,如表2.3.1所示,这种表格称为真值表,是逻辑关系的一种表示的形式。真值表能直观反映输入变量与输出变量之间的逻辑关系。由表2.3.1可知,与逻辑关系为:输入全1,输出全为1,输入有0.输出为0。
表2.3.1 逻辑与真值表
A
B
F=A·B
0
0
1
1
0
1
0
1
0
0
0
1
2.3.2 或逻辑运算
图2.3.2
或逻辑运算的因果关系可以这样陈述:在决定一个事件的各个条件中,只要其中一个或者一个以上的条件成立,事件就会发生。如图2.3.2所示的开关并联电路,只要开关A或开关B有一个接通,灯F就会亮。那么F与A和B之间的逻辑关系就是或逻辑，或逻辑运算简称或运算，又称为逻辑加。或逻辑的表达式为
F=A+B （2.3.3）
式中“+”为或逻辑动算符号。或逻辑的真值表如表2.3.2所示，其逻辑关系为：输入全0，输出全0，输入有1,输出为1。其运算规则为
０＋０＝０
（（2．3．４）
０＋１＝１

１＋０＝１
１＋１＝１
表2.3.2 逻辑或的真值表
A
B
F=A+B
0
0
1
1
0
1
0
1
0
1
1
1
2.3.3 非逻辑运算
在图2.3.3所示的电路中，开关A断开，灯F就会亮，反之。开关A接通，灯F就不亮，这样的因果关系称为非逻辑。非逻辑运算简称为非运算，又称为反相
图2.3.3
运算。非运算的逻辑表达式为
F=A (2.3.5)
式中变量字母上方的“ ”为非逻辑运算符号。非逻辑的真值表如表2.3.3所示。其逻辑关系为：输入与输出反相。其运算规则为
（2.3.6）
0 = 1
1 = 0
表2.3.3 逻辑非的真值表

A

F=A
0
1
1
0

第3章 电子钟逻辑门电路
在数字电子钟电路中，输入与输出量之间能满足某种逻辑关系的逻辑运算电路被称为逻辑门电路。本章讨论实现逻辑运算的逻辑门电路。
3.1 基本逻辑门电路
实现与、或、非三种逻辑运算的电子电路分别称为与逻辑门、或逻辑门、非逻辑门，简称为与门、或门、非门。
3.1.1 与门电路
图3．1．1（a）是由二极管构成的有两个输入端的与门电路。A和B为输入，F为输出。假设二极管是硅管，正向压降为0.7V，输入高平为3V，低平为0V。输入A和B的高、低电平共有四种不同的组合，下面分别讨论。

（a）与门电路 （b）逻辑符号
图 3．1．1
VA=VB=0V。在这种情况下，很显然，二极管DA和DB都处于正向偏置，DA和DB均导通，由于二极管的正向结压降为0.7 V，使VF被钳制在VF=VA（或VB）+0.7V=0.7V。
VA=0V，VB=3V。VA=0V，故DA先导通。由于二极管钳位作用，VF=0.7V。此时DB反向偏置，处于截止状态。
VA=0V，VB=0V。显然DB先导通。VF=0.7。此时DA反向偏置，处于截止状态。
VA=VB=3V。在这种情况下，DA和DB均导通，因二极管钳位作用，
VF=VA（或VB）+0.7V=3.7V。
将上述输入与输出电平之间的对应关系列表如表3．1．1所示。假定高电平3V或3.7V代表逻辑取值1，低电平0V或0.7V代表逻辑取值0，则可以把表3．1．1输入与输出电平关系转换为输入与输出的逻辑关系户表,这个表就是表2．5．1所示的与逻辑真值表。由此可见，图3．1．1的电路满足与逻辑的要求：只有输入端都是1，输出端才是1，否则输出就是0，所以它是一种与门，其逻辑表达式为F=A·B。与门是数字电路的基本单元之一，其逻辑符号如图3．1．1（b）所示。
表3．1．1 与门电路输入－输出电平关系表
输入(V)
输出(V)
VA VB
VF
0 0
0 3
3 0
3 3
0.7
0.7
0.7
3.7
3.1.2 或门电路
图3．1．2(a)是由二极管构成的有两个输入端的或门电路,图3．1．2(b)是或门的逻辑符号。电路分析分为两种情况：

（a）或门电路 （b）逻辑符号
图 3．1．2
1．VA=VB=0V
显然，二极管DA和DB都导通，VF=VA（或VB）-0.7V=-0.7V
2．VA、VB任意一个为3V
例如，在VA=3V，DA先导通，因二极管钳位作用，VF=VA－0.7V=2.3V。此时，DB截止。如果将高电平2.3V和3V代表逻辑1，低电平－0.7V和0V代表逻辑0，那么，根据上述分析结果，可以得到表3．1．1所示逻辑真值表。通过真值表可看出只要输入有一个1（即逻辑真），输出就为1（即逻辑真），否则，输出就为0。由此可知，输入变量A、B与逻辑函数F之间的逻辑关系是或逻辑。因此，图3．1．2电路是实现或逻辑运算的或门,其逻辑表达式为F=A+B。
表3．1．2 或门电路真值表
A
B
F=A+B
0
0
1
1
0
1
0
1
0
1
1
1
3.1.3 非门电路
图3．1．3给出了非门电路及其逻辑符号。电路只有一个输入，分两种情况讨论它的工作状态。

（a）非门电路 （b）逻辑符号
图 3．1．3
1．VA=0V
由于VA=0V，它与-5V分压后使三极管T的基极电平VB＜0，所以，三极管处于截止状态，输出电压VF将接近于VCC，即VF≈VCC≈3V。
2．VA=3V
由于VA=3V。三极管T发射结正向偏置，T导通并处于饱和状态（可以设计电路使基极电流大于临界饱和基极电流，在这种情况下，三极管为饱和状态），三极管T饱和状态时，VCE=0.3V，VF=0.3V。假定用高电平3V代表逻辑1，低电平0V和0.3V代表逻辑0，根据上述分析结果，可得到表3．1．3所示的真值表。根据真值表可知，输入变量A与逻辑函数F之间是非逻辑的关系，其逻辑表达式为F=A。
表3．1．3 非门电路真值表

A

F = A
0
1
1
0
3.1.4 复合逻辑门
逻辑代数中,由基本的与、或、非逻辑运算可以实现多种复合逻辑运算关系，实现复合逻辑运算的逻辑门称为复合逻辑门。常用的复合逻辑门有与非门、或非门、异或门。表3．1．4列出了常用复合逻辑门的逻辑表达式、逻辑符号、真值表及逻辑关系。

表3．1．4 常用复合逻辑门
逻辑门名称
逻辑门符号
表达式
真值表
逻辑关系

与非门

F=AB
ABF
001
011
101
110

输入有0
输出为1
输入全1
输出为0

或非门

F=A+B
ABF
001
010
100
110

输入全0
输出为1
输入有1
输出为0

异或门

F = A B + A B
=A⊕B
ABF
000
011
101
110

输入相同
输出为0
输入相异
输出为1

第4章 电子钟组合逻辑电路
数字电子钟电路按逻辑功能和电路结构的不同特点可划分为两大类，一类称为组合逻辑电路，另一类称为时序逻辑电路。
本章先介绍小规模集成电路组成的组合逻辑电路的分析和设计方法，然后介绍常用的中规模集成电路组成的组合逻辑电路。中规模集成电路是电子钟电路的核心电路。
4.1 组合逻辑电路的分析与设计
在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为组合逻辑电路。图4．1．1是组合逻辑电路的一般框图，它可用如下的逻辑函数来描述，即
Fi=fi(A1，A2，…，An)(i=1，2，…，m)
式中A1，A2，…，An为输入变量。
组合逻辑电路的特点：
（1）输出与输入之间没有反馈延迟通路；
（2）电路中不含记忆元件。
4.1.1 组合逻辑电路的分析
组合逻辑电路分析的主要任务是根据给出的逻辑图确定逻辑功能。其一般步骤如下：
（1）写出逻辑图输出端的逻辑表达式；
（2）化简和变量逻辑表达式；
（3）列出真值表；
（4）根据真值表和逻辑表达式对逻辑电路进行分析，最后确定电路的逻辑功能。

图 4．1．1 图 4．1．2
例4．1．1 试分析图4．1．2所示逻辑电路的逻辑功能，要求写出输出表达式，列真值表。
解 （1）从给出的逻辑图，由输入向输出，写出各级逻辑门的输出逻辑表达式：
T1=
T2=
T3=
F=
（2）进行逻辑变换和化简
F=
=
=
=
（3）列出真值表如表4．1．1所示。
表4．1．1 图4．1．2电路的真值表
A
B
F
0
0
1
1
0
1
0
1
0
1
1
0
由表达式和真值表可知：图4．1．2逻辑图实现的逻辑功能是异或运算。
例4．1．2 分析图4．1．3所示逻辑电路的逻辑
功能。
解 由图4．１．3可直接写出输出表达式：
F0=
F1=
F2=
F3=
再根据表达式列出真值表如表4．1．２所示。
由表4．1．2看出A1A0=00时,F0=1,其他输出为0；A1A0=01时F1=1，其他输出为0；A1A0=10时，F2=1，其他输出为0；A1A0=11时，F3=1，其他输出为0。这种对于输入代码，有一个输出为1，其余输出为0的逻辑电路，称为译码器。 图 4．1．3
表4．1．2 图4．1．3电路的真值表
A0
A1
F0
F1
F2
F3
0
0
1
1
0
1
0
1
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
4.1.2 组合逻辑电路的设计
组合逻辑电路设计的任务是根据给定的逻辑问题(命题),设计出能实现其逻辑功能的逻辑电路，最后画出实现逻辑功能的逻辑图。用逻辑门实现组合逻辑电路要求使用的芯片最少边线最少。组合逻辑电路的设计与分析过程相反，用小规模集成电路设计组合逻辑电路的一般步骤如下：
（1） 分析设计任务，确定输入变量、输出变量，找到输出与输入之间的因果关系，列出真值表；
（2） 由真值表写出逻辑表达式；
（3） 化简变换逻辑表达式，从而画出逻辑图。
例4．1．3 试设计一个3人表决电路,多数人同意,提案通过，否则提案不通过。
解 （1）根据给定命题，设定参加表决提案的3人分别为A，B，C，作为输入变量，并规定同意提案为1，不同意为0；设提案通过与否为F，作为输出变量，规定通过为1，不通过为0。提案通过与否由参加表决的情况来决定，构成逻辑的因果关系。列出输出和输入关系的真值表，如表4．1．3所示。
表4．1．3 例4．1．3真值表
A
B
C
F
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
(2)由真值表写出输出逻辑表达式：
F=
（3）化简表达式，绘出逻辑图。
化简得最简与或表达式或与非表达式，即
F=BC+AC+AB
F=
画出的逻辑图如图3．1．4所示。
图4．1．4（a）所示的逻辑电路是用一片内含4个2输入端的与门和一片3输入端或门的集成电路芯片组成，逻辑电路也可用一片内含4个3输入端的与非门集成电路芯片组成，如图4．1．4(b)所示。原逻辑表达式虽然是最简形式，但它需要一片4个2输入端的与门和一片3输入端的或门才能实现，器件数和种类都不能节省。由此可见，最简的逻辑表达式用一定规格的集成器件实现时，其电路结构不一定是最简单和最经济的。设计逻辑电路时应以集成器件为基本单元，而不应以单个门为单元，这是工程设计与原理设计的不同之处。

(a)与或门电路 （b）与非门电路
图 4．1．4
例 4．1．4 设计两个一位二进制数(A和B)的数值比较器。
解 两个一位二进制数A和B比较，结果有3种情况，A=B（A=0，B=0或A=1，B=1）A＞B（A=0，B=1），其真值表如表4．1．4所示。
表4．1．4 例4．1．4真值表
A
B
L(A＞B)
Q(A=B)
M(A＜B)
0
0
1
1
0
1
0
1
0
0
1
0
1
0
0
1
0
1
0
0

由真值表得输出函数表达式并进行化简变换，得
L=
M=
Q=
逻辑如图4．1．5所示。

图 4．1．5
4.2 编码器
把二进制代码按一定规律编排,使每组代码具有特定含义(如代表某个数和控制信号)称为编码，实现编码逻辑功能的电路称为编码器。
4.2.1 电子钟编码器的工作原理
编码器有若干个输入，在某一时刻只有一个输入信号被转换为二进制代码。例如8线—3线编码器有8个输入，3位二进制代码输出，10线—4线编码器有10个输入，4位二进制代码输出。
1． 4线—2线编码器
4 线—2线编码器有4个输入，2位二进制代码输出，其功能如表4．3．1所示。由表4．3．1可知，在4个信号中，只有一个信号与其他信号不同，该信号为1称高电平输入有效，假如该信号为0称低电平输入有效。由表4．3．1得到逻辑表达式即
Y1=
Y0=

表4．2．1 4线—2线编码器功能表
输入
输出
I0
I1
I2
I3
Y1
Y0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
1
1
0
1
0
1
根据逻辑表达式画出逻辑图，如图4．2．1所示。该逻辑电路可以实现4线—2线编码器的逻辑功能，即当I0~I3某个输入1，输出Y1Y0即为相对应的代码，例如I1为1时，Y1Y0为01，I3为1时，Y1Y0为11，输出代码按有效输入端下标所对应的二进制数输出，这种情况称为输出高电平有效。这里还有一个值得注意问题，在逻辑图中，当I0为1，I1~I3都为0和I0~I3均为0时，Y1Y0都是00，前者输出有效，而后者输出无效，这两种情况在实际中是必须加以区别的。
改进后的电路如图4．2．2所示。电路增加一个输出信号GS，称为控制使能标志。输入信号中只要存在有效电平，则GS=1，代表有信号输入，输出代码为有效，只有I0~I3均为0时，GS=0，代表无信号输入此时的输出代码00为无效代码。

图 4．2．1

图 4．2．2
2． 优先编码器
上面讨论的编码器对输入信号有一定的要求,即任何时刻输入有效信号不能超过1个。当同一时刻出现多个有效的输入信号，会引起输出混乱。在数字系统中，特别是