数字电子技术期末考试试题含答案.pdf

.数字电子技术考试试卷（第一套）课程号2904025035考试时间100分钟(注：集成电路 CD4532、74HC138、74HC151 的功能见附表)一、填空题（共一、填空题（共 28 分）分）1、（2 分）（5E.8）H（94.5）D（10010100.0101）8421BCD。2、（2 分）逻辑函数 L=+A+B+C+D=（1 ）。3、（2 分）由传输门构成的电路如下图所示，当 A=0 时，输出 L=B 。4、（2 分）三态门可能输出的三种状态是 低电平、高电平和 高阻态_。5、（3 分）A/D 转换器一般要经过_ 采样_、保持、量化和_编码_这4 个步骤，A/D 转换器的转换速度主要取决于转换类型。对双积分型适用专业年级（方向）：应用物理、电信科技 2010 级考试方式及要求：闭卷笔试题题号号一一二二三三四四五五六六七总分得得分分阅卷人阅卷人 西 南 石 油 大 学 试 卷 第 2 页 共 11 页A/D 转换器、并行比较型 A/D 转换器和逐次比较型 A/D 转换器的相对速度进行比较，转换速度最快的是_并行比较型 A/D 转换器_。6、（2 分）集成优先编码器 CD4532（功能表见后）正常接电源和地，且待编码信号输入端 I0=I2=I6=I7=1，输入使能端 EI=1，其余输入端为 0，其输出 Y2Y1Y0为 111 。7、（3 分）集成数据选择器 74HC151 构成的电路如下图所示，则其输出 Y=。（注：不需化简）ABCBCACBAYS0D074HC151D1 D2 D3 D4 D5 D6 D7S1S2EABC001Y8、（3 分）某 PLA 电路如下图所示，其输出逻辑函数表达式 X=。CBACBAABCABCXY9、（2 分）某单极性输出的 8 位 D/A 转换器正常工作，当输入数字量为（10101010）B时，其输出电压为 3.4V，当输入数字量为（10101100）B时，其输出电压为 3.44 V。10、（2 分）一个存储容量为 4K4 的存储器有 214 个存储单元，若用该存储器构成 32K8 的存储系统，则需 16 片.4K4 的存储器。11、（3 分）对于 JK 触发器，当时，=1 ，当1JKn+1Q时，=，当时，=1JKn+1QnQ0JKn+1QnQ。二、二、用公式法将下列逻辑函数化简为最简与或式 （12 分）(,)F A B C DABCDABDBCBCDABCF=AB(C+D)+B(+)+2 分CDCBA=ABC+ABD+B+B+2 分DCCBA=ABC+ABD+B+B 2 分DC=B(AC+AD+)2 分CD=B(A+)2 分CD=AB+B+B 2 分CD三、三、用卡诺图法将下列逻辑函数化简为最简与或式用卡诺图法将下列逻辑函数化简为最简与或式 （10 分）分）L（A,B,C,D）m（0,1,3,5,7,9）d（1015）解:6 分分 CDAB0001111000111011111XXXX101XX 西 南 石 油 大 学 试 卷 第 4 页 共 11 页 4 分分LDABC四、四、（16 分）在举重比赛中有分）在举重比赛中有 A、B、C 三名裁判，三名裁判，A 为主裁为主裁判，判，B、C 为副裁判。当两名或两名以上裁判（且必须包括为副裁判。当两名或两名以上裁判（且必须包括A 在内）认为运动员上举杠铃合格时，按动电钮可发出裁决在内）认为运动员上举杠铃合格时，按动电钮可发出裁决合格信号（即输出合格信号（即输出 Z 为为 1）。请设计该三输入的组合逻辑电。请设计该三输入的组合逻辑电路。要求：路。要求：（1）列出真值表；）列出真值表；（2）写出逻辑函数的最简与或式；）写出逻辑函数的最简与或式；（3）用与非门实现该电路，画出电路图；）用与非门实现该电路，画出电路图；（4）用）用3线线8线译码器线译码器74HC138实现该电路，画出电路图。实现该电路，画出电路图。74HC138 的符号的符号 解：（1）真值表见表 1，设输入为 A、B、C，输出为 F（2）逻辑函数的最简与或式；ACABABCCABCBAF（3）用与非门实现ACABACABF用与非门实现该电路的逻辑图如图（a）所示。（4）用 74HC138 实现A、B、C 从 A2、A1、A0输入，令0,1123EEE765765765YYYmmmmmmABCCABCBAF用 74HC138 实现该电路的逻辑图如图（b）所示。.表 1 真值表ABCF0 0 000 0 100 1 000 1 101 0 001 0 111 1 011 1 11 图（a）图（b）五、五、（20 分）分析下图所示时序电路，写出其驱动方程、状态方程和输出方程，画出其状态转换表、状态转换图，检查电路能否自启动，并说明电路实现的逻辑功能。西 南 石 油 大 学 试 卷 第 6 页 共 11 页 解：驱动方程：nXQKJXKJ01100 状态方程：nnnnnnnnQQXQQXQQXQXQ1010110010 输出方程：nnQQXZ01 状态表：/Z11nQ10nQ nQ1nQ0X=0X=10 00 0/00 1/00 10 1/01 0/01 01 0/01 1/01 11 1/00 0/1 状态图：100001111/00/00/00/01/11/00/01/0Q1Q0X/Z 自启动能力：具有自启动能力。逻辑功能：X=0 时，电路处于维持状态；X=1 时，电路为四进制加法计数器。六、六、（10 分）使用 4 位同步二进制加计数器 74LVC161 构成模值为 10 的计数器，要求画出接线图和状态转换图。.CETCEPCPCRDDDDTCPEQQQQ74LV C16101230123注：D3、Q3为高位，D0、Q0为低位。解：N10，N16，所以只需一片 74LVC161。方法一：反馈清零法，计数状态为 00001009；方法二：反馈置数法，计数状态为 00001009；方法一 方法二状态转换图：西 南 石 油 大 学 试 卷 第 8 页 共 11 页方法一 方法二七、七、（10 分）请分）请绘制由绘制由 555 定时器构成的施密特触发器的电路定时器构成的施密特触发器的电路图。若输入图。若输入 Ui的波形如下图所示，又知的波形如下图所示，又知 VCC=15V，5 脚不外脚不外加控制电压。求正向閾值电压加控制电压。求正向閾值电压 VT+，负向閾值电压，负向閾值电压 VT-，并，并画出该电路输出画出该电路输出 Uo 的波形。的波形。555 定时器的符号定时器的符号23456781555 15VUiUott00解：解：VVVVVVCCTCCT5311032555 定时器构成的施密特触发器的电路及输出 Uo 的波形如下图。.附表附表附附表表 1：集成优先编码器 CD4532 功能表输入输出EI I7 I6 I5 I4 I3 I2 I1 I0Y2 Y1 Y0 GS EOL H L L L L L L L LH H H L H H L L H H L L L H H L L L L H H L L L L L H H L L L L L L H H L L L L L L L HL L L L LL L L L HH H H H LH H L H LH L H H LH L L H LL H H H LL H L H LL L H H LL L L H L附附表表 1：集成：集成 8 选选 1 数据选择器数据选择器 74HC151 的功能表的功能表输入输出使能使能E选择选择S2 S1 S0Y YH L HLL L LD0 0DLL L HD1 1DLL H LD2 2DLL H HD3 3D 西 南 石 油 大 学 试 卷 第 10 页 共 11 页LH L LD4 4DLH L HD5 5DLH H LD6 6DLH H HD7 7D附表附表 2 集成集成 3 线线 8 线译码器线译码器74HC138的功能表的功能表输输 入入 输输 出出 123 EEE A2 A1 A0 76543210 YYYYYYYY H H L H L L H L L H L L H L L H L L H L L H L L H L L L L L L L H L H L L H H H L L H L H H H L H H H H H H H H H H H H H H H H H H H H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L 附表附表 3 集成同步四位二进制加计数器集成同步四位二进制加计数器 74LVC161 的功能表的功能表输输 入入输输 出出清零清零 预置预置使能使能时钟时钟预置数据输入预置数据输入进位进位CRPECEP CETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3*D2*D1*D0*D3D2D1D0#HHL保保 持持#.HHHL保保 持持LHHHH计计 数数#注：DN*表示 CP 脉冲上升沿之前瞬间 DN的电平，#表示只有当 CET 为高电平且计数器状态为 HHHH 时输出为高电平，其余均为低电平。附表附表 4 555 定时器的功能表定时器的功能表输输 入入输输 出出阈值输入（阈值输入（6 脚）脚）触发输入（触发输入（2 脚）脚）复位（复位（4 脚）脚）输出（输出（3 脚）脚）放电管放电管 T00导通导通32CCV3CCV11截止截止32CCV3CCV10导通导通32CCV3CCV1不变不变不变不变注：5 脚悬空（或经电容接地）时