抢答器电路设计报告.docx

抢答器电路设计报告目录一、设计任务和要求2二、设计的方案的选择与论证2三、电路设计计算与分析31抢答电路的设计32定时电路的设计63报警电路的设计94计分电路的设计13四电路仿真141.仿真软件的介绍142.设计困难、解决方案143.总电路的仿真15五.总结及心得17六.元器件表17七 .参考文献18一、 设计任务和要求（1） 可容纳八组参赛的数字式抢答器。（2） 电路具有第一抢答信号的鉴别与保持功能。（3） 抢答优先者声光提示。（4） 回答计时与计分。二、 设计的方案的选择与论证我的设计选择的是数字电路设计显示电路锁存器抢答按钮优先编码电路报警电路控制电路控制开关显示电路定时电路秒脉冲产生电路显示电路计分电路接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。三、 电路设计计算与分析1抢答电路的设计优先编码器是8线输入3线输出的二进制译码器，其作用是将输入I0I7这8个状态分别编成8个二进制输出。其功能如下表所示。由表中可看出74LS148的输入为低电平有效。优先级别从I7至I0递降。另外它有输入使能Ys和YEX。 ST=0允许编码，ST=1禁止编码，此时输出Y2Y1Y0=111 Ys主要用于多个编码器的级联控制，即Ys总是接在优先级别低的相邻编码器的ST端。当优先级别高的编码器允许编码，而无输入申请时，Ys=0，从而允许优先级别低的相邻编码器工作；反之若优先级别高的编码器有编码时，Ys=1，禁止相邻级别低的编码器工作。 YEX为输出标志位，YEX=0表示Y2Y1Y0是编码输出，YEX=1表示Y2Y1Y0不是编码输出。74LS148功能表74LS279管脚图 74LS279真值表74LS48管角图 抢答电路总电路图2定时电路的设计（1） 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如60秒）。当主持人启动开始键后，定时器进行减计时。 （2） 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。在这段时间内，如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。74LS160是十进制计数器也就是说它只能记十个数从0000-1001（0-9）到9之后再来时钟就回到0。首先是clk这是时钟之后是rco这是输出，MR是复位低电频有效（图上接线前面花圈的都是低电平有效），load是置数信号当他为低电平时在始终作用下读入D0到D3为了使160正常工作，ENP和ENT接1另外D0到D3是置数端Q0到Q3是输出端74LS160真值表74LS192管脚图74LS192是十进制同步加 减法计数器，具有双时钟输入，并具有清除和置数等功能，其中的14端口MR是清零端，高电平有效，在MR=0时，立即清零。在MR=1时，若11端口（置数端）为低电平，即进入置数状态。只有 在置数、清零端都无效时才可能进行计数。当4号端口为高电平，而5号端口输入脉冲时，进行加计数。反之，则进行减计数。功能真值表如下：74LS192真值表当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPD接高电平，计数脉冲由CPU输入；在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD输入。此实验我们用到计数器由两片74LS192同步十进制可逆计数器构成。利用减计数RD=0,LD=0,CPD=1,实现计数器按8421码递减进行减计数。利用借位输出端BO与下一级的CPD连接,实现计数器之间的级联。利用预置数LD端实现异步置数。当RD=0,且LD=0时,不管CPU和CPD时钟输入端的状态如何,将使计数器的输出等于并行输入数据即Q3Q2Q1Q0=D3D2D1D0。对比74LS160和74LS192，74LS160是四位十进制同步计数器，直接清除，清除脉冲为低电平。有使能端P，使能端T，使能端为高电平时，时钟脉冲的上升沿计数。有一个动态进位，高电平有效。74LS192是四位十进制同步可逆计数器。清除脉冲高电平有效。双时钟，即加计数时钟和减计数时钟。有一个进位，还有一个借位位，两个位是低电平有效。而74LS160不能做减法，所以选择74LS192做计数电路。3报警电路的设计施密特触发器构成的多谐振荡器接通电源瞬间，电容C上的电压为0V，输出V0为高电平。V0通过电阻R对电容C充电，当V1达到VT+时，施密特触发器翻转，输出为低电平，此后电容C又开始放电，V1下降，当V1下降到VT-时，电路又发生翻转，如此周而复始而形成振荡。其输入、输出波形如下图所示施密特触发器多谐振荡图根据图得电压波形得到振荡周期计算公式为当采用TTL施密特触发器（例如7414）时，考虑到输入电路对电容充放电的影响，电阻R不能大于470，以保证输入端能够达到负向阈值电平。R的最小值由门的扇出数确定（不得小于100）。对于典型的参数值（VT-=0.8V,VT+=1.6V，输出电压摆幅为3V）,最大可能的振荡频率为10MHz。石英晶体多谐振荡英晶体具有很好的选频特性。当振荡信号的频率和石英晶体的固有谐振频率相同时，石英晶体呈现很低的阻抗，信号很容易通过，而其它频率的信号则被衰减掉。因此，将石英晶体串接在多谐振荡器的回路中就可组成石英晶体振荡器，这时，振荡频率只取决于石英晶体的固有谐振频率f0，而与RC无关。另外，石英晶体不但频率特性稳定，而且品质因数Q很高，有极好的选频特性。石英晶体的频率稳定度可达，可满足大多数数字系统对频率稳定度的要求。 555定时器构成多谐振荡器由555定时器和三极管构成报警电路如下图所示，其中555构成多谐振荡器，振荡频率，其输出经三极管推动扬声器， PR为控制信号，当PR为高电平时，多谐振荡器工作，反之电路停振。集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K阻，故取名555电路。555电路管脚图555电路图 555电路产生脉冲信号图555定时器内部结构图555电路要求R1与R2均应大于或等于1K，但R1R2应小于或等于3.3M。由NE555构成的多谐振振荡器。接通电源后，电容C2被充电，Vc上升，当Vc上升到2/3Vcc时，触发器被复位，同时放电BJTT导通，此时V0为低电平，电容C通过R5和T放电，使Vc下降，当下降至1/3Vcc时，触发器又被置位，V0翻转为高电平。当C放电结束时，T截止，Vcc将通过R5和Rw、R4向电容器充电，当Vc上升到2/3Vcc时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为：f=1/(t1+t2)f=1.44/(R1+2R2)C 对比施密特触发器构成的多谐振荡器，石英晶体多谐振荡，555定时器构成多谐振荡器，施密特触发器虽然可以得到稳定的方波，但维持和转换取决于输入电压的大小，而且电路复杂，不适宜简单的电路应用。石英晶体多谐振荡输出的脉冲频率稳定，但是造价较高。相比之下选择555定时器构成多谐振荡器。4计分电路的设计主要有74LS192减法计数电路，74LS00计数器等组成的电路。主持人按下开关开始抢答时，当有选手抢到首答时，如果该选手答对，主持人控制开关加一分，反之，扣一分。每个人都有十分的基础分，主持人根据他们的回答情况加分或减分。仿真电路图如下四电路仿真1.仿真软件的介绍我选用仿真软件multisim12.0，Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。Multisim界面直观，操作方便，元器件和仪器的图形与实物外形十分接近，且仪器的操作开关、按键也与实物极为相似。照总体电路图在仿真软件multisim12.0上一一选择芯片并进行连接，然后启动开关观察。下面，我们分两部分对设计出的电路进行multisim12.0仿真。我们将各部分电路在multisim12.0上连接好后，为各个电阻和电容选取适当值，为各个开关设置好适当的键盘打开数值（例如，为某一开关设为1连接，则启动multisim12.0仿真按钮后，在键盘上按1，则此开关就由断开状态变为连接状态）然后打开multisim12.0的开关，即可根据显示器上显示的数字以及二极管的亮灭情况来判断电路设计是否成功。2.设计困难、解决方案由总电路可以看到，本次课程设计的接线十分之多，因为在接线时要十分细心，如果不小心就会接错。在实验设计实体连接的过程中，每一步都小心翼翼地做。一条线接错或者一条线在过程中不小心被动到，都有可能让整个电路没有反应，所以每一步都必须要小心，没有人希望重新连接一次，器件和线路实在是多，最好能够先把电路划分清晰，就是尽量明显的把个各块独立的电路组成部分分开得明显些，这样就算接错了也可以大概检查各块输出就知道哪里出问题，减少检查的范围和数量，更省时省力。设计时要注意74系列要接入电源，因为在实验中，我曾经忘记了接电源。使得抢答器的无法正常显示。在接线时，要看清楚管脚是16个脚还是14个脚，如果是16脚的，一定要接入电源。电源跟地一定要接对，有一次因为接错电源，浪费了半个钟头。555脉冲源时应该用LED灯作显示，测试脉冲信号输出输入情况，电阻在接入前要测试保证其可以正常工作。最好就是把输出接在LED灯上，一直接线。一直观察它的灯亮情况，直到它会正常闪烁为止。说明脉冲源正常工作。3.总电路的仿真当主持人宣布开始抢答时计时器开始计时，选手开始抢答，当有一个选手优先抢答成功后，锁存器锁存。当计时器到00时，蜂鸣器报警提示。图为6号选手抢答时的仿真如下图答题结束后，主持人根据选手的答题情况进行加分或减分，以十分为基础，对了加一分，错了扣一分，仿真图如下五.总结及心得通过本次课程设计，把我们在课堂上学到的数字电路知识运用到实际当中。如各种常见芯片的功能，各种组合逻辑电路和时序逻辑电路的设计，在此次设计中，当然也遇到了许多问题，毕竟这是第一次设计 一个很实际的硬件的器件。 在进行一个综合性的硬件设计时，要全面考虑问题，如想用其他信号来控制一个信号，就要考虑到和 这个信号直接或间接关系的信号，必须是最重要相关的信号，然后用真值表来解决他们的关系，通过门电路来实现。这一个星期的课程设计，让我真正理解了书本上知识，也让我知道我们课本上的知识在实际中 怎么应用，理论联系实际。通过此次设计，我对理论知识的学习有了很大的兴趣，现在我可以主动的去 学习，我明白自己该学习那个方面，重点是什么。我也掌握的了在理论中遇到问题，应该怎样去解决，在实际中遇到问题应该怎样去检查调试。虽然最后我没调试出我们想要的结果，但是经过这次课程设计让我们更巩固了我们的专业知识。 在这次设计过程中还了解到在设计的时候不仅是设计好，更重要的是想方设法在功能实现的同时降低成本。六.元器件表七 .参考文献【1】彭介华，电子技术课程设计指导【M】，北京：高等教育出版社【2】孙梅生，李美莺，徐振英，电子技术基础课程设计【M】，北京：高等教育出版社【3】梁宗善，电子技术基础课程设计【M】，武汉：华中理工大学出版社【4】张玉璞，李庆常，电子技术课程设计【M】，北京：北京理工大学出版社【5】谢自美，电子线路设计实验测试（第二版）【M】，武汉：华中科技大学出版社18