数字电子技术基础阎石主编第五版第四章.ppt

第 四 章组合逻辑电路1.数数字字电路路组合合逻辑电路路时序序逻辑电路路 任一任一时刻的刻的输出出仅取决于取决于该时刻的刻的输入，与入，与电路原来的路原来的状状态无关。无关。任一任一时刻的刻的输出不出不仅取决取决于于现时的的输入，而且入，而且还与与电路路原来状原来状态 有关。有关。4.1 概述概述2.组组合合合合逻辑电逻辑电路的框路的框路的框路的框图图 组合合逻辑电路在路在电路路结构上不包含存构上不包含存储单元，元，仅仅是由各种是由各种门电路路组成，成，3.4.2 组合合逻辑电路的分析和路的分析和设计方法方法4.2.1 组合逻辑电路的分析方法组合合逻辑电路路图写出写出逻辑表达式表达式分析方法步分析方法步骤：化化简说明功能明功能列真列真值表表已知已知逻辑电路路说明明逻辑功能功能分分 析析4.逻辑图逻辑表表达式达式 1 1 最最简与或与或表达式表达式化简 2 2 从输入到输出逐级写出5.最最简与或与或表达式表达式 3 真真值表表 3 4 电路的路的逻辑功能功能当当输入入A、B、C中有中有2 2个或个或3 3个个为1 1时，输出出Y为1 1，否，否则输出出Y为0 0。所。所以以这个个电路路实际上是一种上是一种3 3人表决用的人表决用的组合合电路：只要路：只要有有2票或票或3票同票同意，表决就通意，表决就通过。4 000101116.7.解：解：8.由真由真值表知：表知：该电路可用来判路可用来判别输入的入的4位二位二进制数数制数数值的范的范围。9.10.这是一个全是一个全加器加器电路路11.形式形式变换写出表达式写出表达式并并简化化4.2.2 组合逻辑电路的设计方法根据根据实际逻辑问题最最简单逻辑电路路设 计步步骤：确定确定输入、入、输出出列出真列出真值表表根据根据设计所用所用芯片要求芯片要求画画逻辑电路路图12.例例1：设计三人表决三人表决电路（路（A、B、C）。每人）。每人一个按一个按键，如果同意，如果同意则按下，不同意按下，不同意则不按。不按。结果用指示灯表示，多数同意果用指示灯表示，多数同意时指示灯亮，指示灯亮，否否则不亮。用与非不亮。用与非门实现.解解:1.首先指明首先指明逻辑符号取符号取“0”、“1”的含的含义。三个按三个按键A、B、C按下按下时为“1”，不按，不按时为“0”。输出量出量为 L，多数，多数赞成成时是是“1”，否，否则是是“0”。13.2.根根据据题意意列列出出真真值表表A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.画出卡画出卡诺图化化简：ABC000011111011110000ABBCACL=AC+BC+AB14.4 4、用与非、用与非门实现逻辑电路路A AB BC CL L15.例例4.2.2：解解:取取红、黄、黄、绿三三盏灯分灯分别用用R、A、G表示，表示，设灯亮灯亮为“1”1”，不，不亮亮为“0”0”；故障信号；故障信号为输出出变量用量用Z Z表示，表示，规定正常定正常为“0”0”，不正常不正常为“1”1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1、列真、列真值表表2、写、写逻辑函数式函数式16.3、化、化简R RAGAG000011111011111000RGRAAG17.4、画、画逻辑图18.用与非用与非门实现19.用与或非用与或非门实现R RAGAG00001111101111100020.4.3 若干常用的若干常用的组合合逻辑电路路4.3.1 编码器编码：用二：用二进制代制代码来表示某一信息（文来表示某一信息（文字、数字、符号）的字、数字、符号）的过程。程。实现编码操作的操作的电路称路称为编码器器。编码器器高？低高？低？码？21.普普通通编码器器3位二位二进制（制（8线3线）编码器真器真值表表任何任何时刻只允刻只允许输入一个入一个编码信号，否信号，否则输出将出将发生混乱。生混乱。一、二一、二进制制编码器器输入端：入端：2n输出端：出端：n高高电平有效平有效22.图4.3.223.优先先编码器器 在在优先先编码器器电路中，允路中，允许同同时输入两个以入两个以上上编码信号。信号。编码时只只对优先先权最高的最高的进行行编码。8线3线优先先编码器器74LS148逻辑图（图4.3.3）。）。选通通输入端入端选通通输出端出端扩展端展端24.输入入：逻辑0(0(低低电平）有效平）有效输出出：逻辑0(0(低低电平）有效平）有效低低电平表示平表示“电路工路工作，但无作，但无编码输入入”低低电平表示平表示“电路工路工作，且有作，且有编码输入入”25.例例4.3.1：试用两片用两片74LS148组成成16线4线优先先编码器。器。优先先权最高最高 均无信号均无信号时，才允，才允许对 输入信号入信号编码。26.00101111111001 1 1 11 0 1(1)片片处于于编码状状态,(2)片被封片被封锁。27.1 1 1 1 1 1 1 110(2)片片处于于编码状状态111010010101 11 0 1 0 128.二、二十二、二十进制制编码器器输入端入端10 个，个，输出端出端4个，也称个，也称10线4线编码器。器。集成集成10线-4线优先先编码器器输入入输出均低出均低电平有平有效。效。功能表功能表见见表表4.3.329.4.3.2 译码器译码译码：将二：将二进进制代制代码码翻翻译译成成对应对应的的输输出信出信号的号的过过程程。译码译码是是编码编码的逆的逆过过程程。实现译码操作的操作的电路称路称为译码译码器器。常用的常用的译码器有器有:二二进制制译码器器、二二十十进制制译码器器、显示示译码器器三三类。30.一、二一、二进制制译码器器 输入端：入端：n 输出端：出端：2n 二二进制制译码器的器的输入端入端为n n个，个，则输出端出端为2 2n n个，个，且且对应于于输入代入代码的每一种状的每一种状态，2 2n n个个输出中只有出中只有一个一个为1 1（或（或为0 0），其余全），其余全为0 0（或（或为1 1）。）。31.2 线 4线译码器器74LS139（输出低出低电平有效）平有效）真真值表表 0 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1 A1A0画关于画关于 的卡的卡诺图A1A00111110032.3 3位二位二进制制译码器器(3(3线-8-8线译码器器)输入入：3位二位二进制代制代码输出出：8个互斥的信号（高个互斥的信号（高电平有效）平有效）33.74HC138集成集成译码器器S=1,译码器正常工作器正常工作100片片选输入端入端（使能端）（使能端）输出低出低电平有效平有效地址地址输入端入端34.3线8线译码器器74HC138功能表功能表35.当当S1=1,=0,=0（即（即S=1）时，可得，可得输出出36.37.例例4.3.2：试用用两两片片3线8线译码器器74HC138组成成4线16线译码器。器。38.(1)片工作，片工作，(2)片禁止。若片禁止。若输入入D3D2D1D0=0100时，译码器器_输出出_。000（1）1111011139.(2)片工作，片工作，(1)片禁止。若片禁止。若输入入D3D2D1D0=1101时，译码器器_输出出_。111（2）1111101140.二、二十二、二十进制制译码器器输入端：入端：4 输出端：出端：10二二-十十进制制译码器的器的输入是十入是十进制数的制数的4 4位二位二进制制编码（BCDBCD码），分），分别用用A A3 3、A A2 2、A A1 1、A A0 0表示；表示；输出的是与出的是与1010个十个十进制数字相制数字相对应的的1010个信号，用个信号，用Y Y9 9Y Y0 0表示。由于二表示。由于二-十十进制制译码器有器有4 4根根输入入线，1010根根输出出线，所以又称，所以又称为4 4线-10-10线译码器器。41.集成集成8421 BCD8421 BCD码译码器器74LS4274LS4242.三、三、显示示译码器器 用来用来驱动各种各种显示器件，从而将用二示器件，从而将用二进制代制代码表示的数字、文字、符号翻表示的数字、文字、符号翻译成人成人们习惯的的形式直形式直观地地显示出来的示出来的电路，称路，称为显示示译码器器。数字、文字、数字、文字、符号代符号代码译码器器显示器示器43.半半导体数体数码管管显示器件示器件：常用的是常用的是七段七段显示器件示器件abcdefg44.45.abcdefg510510 YaYaYbYbYgYga ab bg g510510 510510 发光光二二极极管管Ya-Yg:Ya-Yg:控制信号控制信号高高电平平时,对应的的LEDLED亮亮低低电平平时,对应的的LEDLED灭46.abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e47.BCDBCD七段七段显示示译码器器A A3 3-A-A0 0:输入数据入数据要要设计的七段的七段显示示译码器器a aYaYaYbYbYcYcYdYdYeYeYfYfYgYg译 码 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg g48.十十进进制数制数 A A3 3A A2 2A A1 1A A0 0 Y Ya a Y Yb b Y Yc c Y Yd d Y Ye e Y Yf f Y Yg g 显显示字形示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 11 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 50 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 60 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 49.A3A2A1A000110100100111101111111000000001Ya先先设计输出出YaYa的的逻辑表示式及表示式及电路路图50.七段七段显示示译码器器7448引脚排列引脚排列图灯灯测试输入入灭零零输入入灭灯灯输入入灭零零输出出51.图4.3.18 用7448驱动BS201的连接方法52.RBIRBI和和RBORBO配合使用，可使多位数字配合使用，可使多位数字显示示时的的最高位及小数点后最低位的最高位及小数点后最低位的0 0不不显示示0 0 0 6 7.9 0 00 0 0 6 7.9 0 053.四、四、译码器的器的应用用 例例4.3.3：试用用3线8线译码器器74HC138设计一一个个多多输出的出的组合合逻辑电路。路。输出出逻辑函数式函数式为54.解：解：化化为最小最小项之和的形式：之和的形式：55.当当S1=1,S2=S3=0时,令令A2=A,A1=B,A0=C,则56.画画电路路图57.例：例：分析下分析下图电路路逻辑功能。功能。58.解：解：59.这是一个全是一个全加器加器电路路60.4.3.3 数据分配器与数据选择器定定义：将公共数据：将公共数据线上的信号根据需要送到多个上的信号根据需要送到多个 不同通道上去的不同通道上去的逻辑电路。路。一、数据分配器一、数据分配器框框图：输入端入端:1个个输出端出端:2n个个61.由由74HC138构成的构成的1 1路路-8-8路数据分配器路数据分配器数据数据输入端入端地址地址输入端入端数数据据输出出端端62.二、数据二、数据选择器器 定定义：根据需要将多路信号中：根据需要将多路信号中选择一路送到公共一路送到公共数据数据线上的上的逻辑电路路(又称又称多路开关多路开关).n位通道位通道选择信号信号数据数据选择器器D0D1D2D2n-1Y输入端：入端：2n个个输出端：出端：1个个63.1 1、2 2选1 1数据数据选择器器 A F 0 0 D0 0 1 1 D1 1集成化集成化 D0 0D1 1FA1 1&D0 0D1 1A 1 1F输入入数数据据输出出数数 据据控制信号控制信号 64.真真值表表地地址址变量量输入入数数据据由地址由地址码决定从路决定从路输入中入中选择哪路哪路输出。出。2 2、4 4选1 1数据数据选择器器65.A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 D0 0A0 0D3 3D2D1A1 1Y即：即：66.型号型号:74HC153 双双4 4选1 1数据数据选择器器集成集成电路数据路数据选择器器 选通控制端通控制端S S为低低电平有效，即平有效，即S S=0=0时芯片被芯片被选中，中，处于工作状于工作状态；S S=1=1时芯片被禁止，芯片被禁止，Y00。输出出输入入A1A0Y11 10 00 0 00 0 00 1 00 1 01 0 01 0 01 1 01 1 0D10D11D12D1367.集成集成8 8选1 1数据数据选择器器74HC15168.74HC151的的真真值表表69.扩展展:例例4.3.4用双用双4选1数数据据选择器构器构成成8选1数据数据选择器器.A2=0时，上，上边一半数据一半数据选择器工作，数据器工作，数据D0D3选择一路一路输出；出；A2=1时，下，下边一半数据一半数据选择器工作，数据器工作，数据D4D7选择一路一路输出。出。70.2片片8选1数据数据选择器器74LS151构成构成16选1的数据的数据选择器器71.用数据用数据选择器器设计组合合逻辑电路路步步骤：1.列出所求列出所求逻辑函数的真函数的真值表，写出其最小表，写出其最小项表达式。表达式。2.根据上述函数包含的根据上述函数包含的变量数，量数，选定数据定数据选择器。器。3.对照比照比较所求所求逻辑函数式和数据函数式和数据选择器的器的输出表达式出表达式确定确定选择器器输入入变量的表达式或取量的表达式或取值。4.按照求出的表达式或取按照求出的表达式或取值连接接电路，画路，画电路路连线图。72.确定数据确定数据选择器器确定地址确定地址变量量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数函数 1 选用用74HC153 2 74HC153有两个地址变量。73.求求Di 3 （1）公式法）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3 74.画画连线图 4 4 75.求求Di的的方法方法（2）真）真值表法表法C=1时L=1，故故D0=CL=0，故，故D2=0L=1，故，故D3=1C=0时L=1，故故D1=C76.求求Di的的方法方法（3）图形法形法D0D1D3D277.解：解：例例4.3.6对照照74HC151输出表达式，求出表达式，求Di写出最小写出最小项表达式表达式 选用用8选1数据数据选择器器74HC151，当，当S=0时，令令A2=A、A1=B、A0=C,代入上式得：代入上式得：78.比比较L和和Y，得：，得：画画连线图79.另解另解:写出最小写出最小项表达式表达式选用双用双4选1数据数据选择器器74HC153其中的一半，其中的一半，当当S1=0时，令，令A1=A、A0=B,代入上式得：代入上式得：对照照74HC153输出表达式，求出表达式，求Di可得：可得：D10C D11C D12=C D13=C 80.画画连线图81.例例4.3.5（例（例4.2.2交通灯交通灯监视电 路）：路）：解解:取取红、黄、黄、绿三三盏灯分灯分别用用R、A、G表示，表示，设灯亮灯亮为“1”1”，不，不亮亮为“0”0”；故障信号；故障信号为输出出变量用量用Z Z表示，表示，规定正常定正常为“0”0”，不正常不正常为“1”1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 列真列真值表表 写写逻辑函数式函数式82.选2个地址个地址输入端的入端的4选1数据数据选择器器(74HC153）当当S1=0时，令，令A1=R、A0=A,代入上式得：代入上式得：对照照74HC153输出表达式，求出表达式，求Di可得：可得：D10G D11G D12=G D13=1 83.画画连线图84.例：例：分析下分析下图电路路逻辑功能。功能。85.解解:S1=S2=074HC153正常工作，且A1=A,A0=B86.这是一个全是一个全加器加器电路路87.数据分配器和数据数据分配器和数据选择器一起构成数据分器一起构成数据分时传送系送系统88.4.3.4 加法器举例：例：A=1101,B=1001,计算算A+B1 1 0 11 0 0 1+01101001189.加法运算的基本加法运算的基本规则：（1）逢二）逢二进一。一。（2）最低位是两个数最低位的相加，不需）最低位是两个数最低位的相加，不需考考虑进位。位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被加数和低位来的被加数和低位来的进位。位。（4）任何位相加都）任何位相加都产生两个生两个结果：本位和、果：本位和、向高位的向高位的进位。位。90.（1）半加器：）半加器：半加运算不考半加运算不考虑从低位来的从低位来的进位位A-加数加数;B-被加数被加数;S-本位和本位和;Co-进位。位。真真值表表1位加法器位加法器91.逻辑图逻辑符号符号2个个输入端入端2个个输出出端端92.（2）全加器：）全加器：A-加数；加数；B-被加数；被加数；Ci-低位的低位的进位；位；S-本位和；本位和；Co-进位。位。逻辑状状态表表见下下页 相加相加过程中，既考程中，既考虑加数、被加数又考加数、被加数又考虑低位的低位的进位。位。93.94.课本上采用了圈本上采用了圈0的方法的方法3个个输入端入端2个个输出出端端双全加器双全加器74LS18395.（1）串行）串行进位加法器位加法器如如图：用全加器：用全加器实现4位二位二进制数相加。制数相加。低位全加器低位全加器进位位输出出 高位全加器高位全加器进位位输入入注意：注意：CICI0 0=0=0多位加法器多位加法器（2）超前）超前进位加法器位加法器96.例例4.3.7解：解：BCD码+0011=余余3码设输入入8421码用用变量量DCBA表示，表示，输出余三出余三码用用变量量Y3Y2Y1Y0表示。表示。则有有Y3Y2Y1Y0 DCBA+001197.解：解：设输入余三入余三码用用变量量DCBA表示，表示，输出出8421码用用变量量Y3Y2Y1Y0表示。表示。则有有Y3Y2Y1Y0 DCBA+0011补DCBA+1101用一片用一片74LS283将余三将余三码转换成成8421BCD码。余余3码0011=BCD码98.全减器真全减器真值表表A-被减数；被减数；B-减数；减数；C-低位的借位；低位的借位；D-本位差；本位差；J-向高位的借位。向高位的借位。99.4.3.5 数值比较器定定义：对两数两数A、B（可以是一位，也可是多（可以是一位，也可是多 位）位）进行大小比行大小比较的的逻辑电路。比路。比较 的的结果有果有AB、AB)I(AB)Y(AB3A3B2A2B1A1B0A0B0A0=B0A0=B0A0=B01 0 00 1 00 0 11 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 1104.集成数集成数值比比较器器 105.例例4.3.8 试用两片用两片74LS85组成一个成一个8位数位数值比比较器。器。106.107.4.4 组合合逻辑电路中的路中的竞争冒争冒险现象象 在在组合合电路中，当路中，当输入信号的状入信号的状态改改变时，输出端可能会出出端可能会出现不正常的干不正常的干扰 信号，信号，使使电路路产生生错误的的输出，出，这种种现象称象称为 竞争争冒冒险。一一.竞争冒争冒险的概念的概念108.原因：主要是原因：主要是门电路的延路的延迟时间产生的。生的。干干扰信号信号 二二.产生生竞争冒争冒险的原因的原因109.三三.检查竞争冒争冒险的方法的方法只要只要输出端的出端的逻辑函数在一定条件下能函数在一定条件下能简化成化成或或则可出可出现竞争冒争冒险现象。象。110.当当B=C=1时，YA+A存在存在竞争冒争冒险当当A=C=0时存在存在竞争冒争冒险图(a)图(b)111.四四.消除消除竞争冒争冒险的方法的方法接入接入滤波波电容容引入引入选通脉冲通脉冲修改修改逻辑设计（增加冗余（增加冗余项）112.作业P210 （1）4.3 （2）4.5 （3）4.9 （4）4.11 （5）4.12 （6）4.18113.熟练掌握组合逻辑的分析(按部就班)熟练掌握一些简单组合逻辑电路的设计熟练掌握常用组合逻辑电路的分析和设计方法(编码器译码器数据选择器加法器数值比较器)114.