数电课后习题及标准答案.doc

题1.1 完成下面的数值转换：
（1）将二进制数转换成等效的十进制数、八进制数、十六进制数。
①（0011101）2 ②（11011.110）2 ③（110110111）2
解： ① （0011101）2 =1×24+ 1×23+ 1×22+ 1×20=(29)10
（0011101）2 =(0 011 101)2= (35)8
（0011101）2 =(0001 1101)2= (1D)16
② (27.75)10，(33.6)8，(1B.C)16；
③ (439)10，(667)8，(1B7)16；
（2）将十进制数转换成等效的二进制数（小数点后取4位）、八进制数及十六进制数。①（89）10 ②（1800）10 ③（23.45）10
解得到：① (1011001)2，(131)8，(59)16；
② (11100001000) 2，(3410) 8，(708) 16
③ (10111.0111) 2，(27.31) 8，(17.7) 16；
（3）求出下列各式的值。①（54.2）16 =（）10 ②（127）8 =（）16 ③（3AB6）16 =（）4
解 ① (84.125)10；② (57)16；③ (3222312)4；
题1.2 写出5位自然二进制码和格雷码。

题1.3 用余3码表示下列各数
①（8）10 ②（7）10 ③（3）10
解（1）1011；（2）1010；（3）0110
题1.4 直接写出下面函数的对偶函数和反函数。

解

题1.5 证明下面的恒等式相等

1、(AB+C)B=AB+BC=AB ( C+C')+ ( A+A')BC
=ABC+ABC'+ABC+ A'BC= ABC+ABC'+ A'BC
2、AB'+B+A'B=A+B+A'B=A+B+B=A+B
3、左=BC+AD， 对偶式为(B+C)(A+D)=AB+AC+BD+CD
右=(A+B)(B+D) (A+C)(C+D)，对偶式为： AB+AC+BD+CD
对偶式相等，推得左=右。
4、(A+C')(B+D)(B+D')= (A+C')(B+BD+BD')= (A+C')B=AB+BC'
题1.7 在下列各个逻辑函数中，当变量A、B、C为哪些取值组合时，函数Y的值为1。

Y=AB+BC+A'C
= AB(C+C')+BC (A+A')+A'C(B+B')
=m7+m6+m1+m3
使以上四个最小项为1时，Y为1.
即：111；110；011；001
（2）000,001,011,100
（3）100,101,000,011,010,111
（4）110,111,010
题1.8 列出下面各函数的真值表

题1.9 在举重比赛中，有甲、乙、丙三名裁判，其中甲为主裁判，乙、丙为副裁判，当主裁判和一名以上（包括一名）副裁判认为运动员上举合格后，才可发出合格信号。列出该函数的真值表。
设A为主裁判，真值表如下表所示。
题1.10 一个对4逻辑变量进行判断的逻辑电路。当4变量中有奇数个1出现时，输出为1；其他情况，输出为0。列出该电路的真值表，写出函数式。

题1.11 已知逻辑函数真值表如右表所示，写出对应的函数表达式。
将Y为1对应的最小项相加，就可以得到函数式。
Y=m1+m2+m4+m5+m7
=A'B'C+ A'BC'+ AB'C'+ AB'C+ ABC
同理可以得到题1.12的函数式：
Y= A'B'C'D+A'B'CD'+A'BC'D'+A'BCD+AB'C'D'+
AB'CD+ABC'D+ABCD'
题1.13 写出如下图所示的各逻辑图对应的逻辑函数式。

题1.14 写出如下图所示的各逻辑图对应的逻辑函数式。

Y1=((A+B) 'C) ' +(C'D) ' Y2=((AB')E+(B'CD)E) '
题1.15 利用公式法将下列各函数化为最简与或式。
(1)Y=AB'C+A'+B+C'
=B'C+A'+B+C'
= C+A'+B+C‘
=1
(2)Y=(A'BC) '+(AB') '
=A+B'+C'+A'+B
=1
(3)Y=AB'CD+ABD+AC'D
=AD(B'C+B+C')
=AD
(4)Y=AB' (A'CD+(AD+B'C') ') '(A'+B)
= AB' (A'CD+(AD+B'C') ') '(AB') '
=0
(5)Y=AC (C'D+A'B) +BC((B'+AD) '+CE) '
= BC(B'+AD) (CE) '
=ABCDE
(6)Y=AC +AC'D+AB'E'F' +B(D+E)+BC'DE'+
BC'D'E+ABE'F
= AC +AD+AB'E'F' +B(D+E)+BC' (D+E)+ABE'F
= AC+AD+B(D+E) +AE' (B⊙F)
题1.16 写出下图中各逻辑图的逻辑函数式，并化简为最简与或式。

(a)Y=((AB'C) '(BC') ') '
=AB'C+BC'
(b)Y=((A'+B)' +(A+B')' +(B+C') ') '
= (A'+B)(A+B')(B+C')
=(AB+A'B') (B+C')
=AB+A'B'C'
(c)Y1=((AB') '(AD'C) ') '
=AB'+ AD'C
Y2=((AB') '(AD'C') '(A'C'D)(ACD))'
=AB'+ AD'C'+A'C'D+ACD
= AB'+ AD'C'+A'C'D+ACD
(d)Y1=(((AB) +(A+B)C) ') '
=AB+ +(A+B)C
=AB+BC+AC
Y2=(A+B)+C
=BC+AC
题1.17 将下列各函数式化为最小项之和的形式。
Y=A'BC+AC+B'C
=A'BC+A(B+B')C+(A+A')B'C
= A'BC+ABC+AB'C+ A'B'C
Y=AB+((BC)'(C'+D') ') '
=AB+B+C'+D'
=B+C'+D'
=∑m(0,1,2,4,5,6,7,8,9,10,12,13,14,15)
Y=AB'C'D+BCD+A'D
= ∑m(1,3,5,7,9,15)
Y=((A+B)(C+D)) '
=A⊙B+C⊙D
=∑m(0,1,2,3,4,7,8,11,12,13,14,15)

题2-1 三极管的开关特性指的是什么？什么是三极管的开通时间和关断时间？若希望提高三极管的开关速度，应采取哪些措施？
解：三极管在快速变化的脉冲信号的作用下，其状态在截止与饱和导通之间转换，三极管输出信号随输入信号变化的动态过程称开关特性。
开通时间是指三极管由反向截止转为正向导通所需时间，即开启时间 （是三极管发射结由宽变窄及基区建立电荷所需时间）
关断时间是指三极管由正向导通转为反向截止所需的时间，即关闭时间
（主要是清除三极管内存储电荷的时间）
三级管的开启时间和关闭时间总称为三极管的开关时间，提高开关速度就是减小开关时间。因为有

的大小是决定三极管开关时间的主要参数。所以为提高开关速度通常要减轻三极管饱和深度
题2-2 试写出三极管的饱和条件，并说明对于题图2-62的电路，下列方法中，哪些能使未达到饱和的三极管饱和.

解：三极管的饱和判断条件为

所以，能使未达到饱和的三极管饱和的方法：

题2-3 电路如图2-63所示，其三极管为硅管，=20，试求
小于何值时，三极管T截止；大于何值时，三极管T饱和；
题2-5 为什么说TTL反相器的输入端在以下4种接法下都属于逻辑0？
(1)输入端接地。
(2)输入端接低于0.8V的电源。
(3)输入端接同类门的输出低电压0.2V。
(4)输入端接200

解：
（2）因为TTL 反相器VIL(max)=0.8V,相当于输入低电平。
（4）因为TTL反相器接的输入端负载
题2-6 为什么说TTL反相器的输入端在以下4种接法下都属于逻辑1？
(1)输入端悬空。
(2)输入端接高于2V的电源。
(3)输入端接同类门的输出高电压3.6V。
(4)输入端接10k的电阻到地。
(1) 如果输入端A悬空，由下图TTL反相器电路可见，反相器各点的电位将和A端接高电平的情况相同，输出也为低电平。所以说TTL反相器的输入端悬空相当于接高电平。
（2）因为TTL反相器 输入端接高于2V的电源相当于输入高电平。(此时反相器输出低电平）
（4）因为TTL反相器接的输入端负载 ，则TTL反相器输出低电平。所以输入端接的 电阻到地相当于接高电平。
题2-7 指出图2-65中各门电路的输出是什么状态（高电平、低电平或高阻态）。已知这些门电路都是74系列的TTL电路。
解：根据TTL反相器电路输入端负载特性：关门电阻 开门电阻同时考虑图中各逻辑门的功能特点:

题2-8 说明图2-66中各门电路的输出是高电平还是低电平。已知它们都是74HC系列的CMOS电路。
解：根据CMOS门在输入正常工作电压0~VDD时，输入端的电流为“0”的特点，则接输入端电阻时，电阻两端几乎没有压降值。答案如下：

题2-9 用OC门实现逻辑函数
画出逻辑电路图。

题2-10 分析题图2-67所示电路，求输入S1 、S0各种取值下的输出Y，填入
2.11 在题图2-68所示的TTL门电路中，要实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。
(a)
(b)
(c)

解：原图都有错误：
（a）图的普通TTL 门不可输出端“线与”连接，
TTL门只有OC门可输出端线与连接；
（b）图应把接VCC处改为接逻辑“0”，才能实现；
（c）图原来不能实现；原图需作如下修改：
题2-15 试说明在下列情况下，用万用表测量图2-71中的端得到的电压各 为多少：

（1） 悬空；
（2） 接低电平（0.2V）；
（3） 接高电平（3.2V）；
（4） 经51电阻接地；
（5） 经10k电阻接地。
图中的与非门为74系列的TTL电路，万用表使用5V量程，内阻为20 k/V
解：根据TTL 门电路输入端负载特性和TTL 与非门的逻辑功能解题。
（1） 悬空时：图2-71的等效电路如图(a)所示， 悬空的端连接的发射结不导通，只有 端的发射结导通，总电路等同一个反相器。万用表相当一个20k 以上的大电阻接在 和地之间。因为20k >（2.0kΩ），根据反相器输入端负载特性，则 =1.4V。
2） 接低电平（0.2V）时：连接 端的发射结导通，VB1 被箝位在0.9V,此时接端 的发射结也导通，发射结压降0.7V，因此 =0.2V。

（3） 接高电平（3.2V）：情况同（1），则 =1.4V。

（4） 经51 电阻接地：图2-71的等效电路如图(b)所示,由图可由下式求得的 电压值：

求得 =0.05V,则 =0.05V
（5） 经10k电阻接地：则 =1.4V（此时 也为1.4V，只是10k电阻上和20k电阻上各自的电流值不同）。
题2-16 若将图2-71中的门电路改为CMOS与非门，试说明当为题2-15给出的五种状态时测得 的各等于多少?
解：因为CMOS门在输入工作电压（0~VDD）时，输入端电流为0，所以万用表的等效内阻（20K ）压降为0，则给出的五种状态时测得的 均为0V。

题3.1 分析如图示电路的逻辑功能。

A B C
Y
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
1
1 0 0
0
1 0 1
1
1 1 0
1
1 1 1
1

Y=((A’+B’)((A+B)C)’)’
=AB+(A+B)C
=AB+AC+BC
三人表决电路。

题3.2 如图所示电路中S1S0取不同值时输出Y的逻辑表达式。

S1 S0
Y
0 0
A+B
0 1
(A+B)’
1 0
(AB)’
1 1
AB

Y=((A ⊕S1)+(B ⊕S1)) ⊕S0

题3.3 编码器的逻辑功能是什么？普通编码器和优先编码器的
主要区别是什么？
编码器是将m路输入数据按一定规律编成n位二进制码，
。普通编码器和优先编码器的主要区别是普通编码器只能处理某一时刻只有一路有效的信号，优先编码器允许多路信号同时有效，但某一时刻只能对优先级别最高的信号编码。
题3.4 若区分30个不同的信号，应编成几位码，若用74HC148
构成这样的编码器应采用几片74HC148。
24<30<25
5位码，4片74HC148。
题3.5 写出 图示电路的输出逻辑表达式，并分析其逻辑功能，
然后用与非门实现该逻辑功能。
A B C
F
0 0 0
0
0 0 1
1
0 1 0
1
0 1 1
0
1 0 0
1
1 0 1
0
1 1 0
0
1 1 1
1

功能:三变量判奇电路。不能化简，用与非门实现：
题3.6 设计两个12位二进制数比较电路，给出大于、小于和等
于输出。

题3.7 用74HC148设计原码输出二－十进制优先编码器。

题3.8 用74HC139设计3线—8线译码器。

题3.9 设计两个2位二进制数乘法电路，要求：（1）用与非门
设计；（2）用译码器设计。

A B C D
Y3 Y2 Y1 Y0
0 0 0 0
0 0 0 0
0 0 0 1
0 0 0 0
0 0 1 0
0 0 0 0
0 0 1 1
0 0 0 0
0 1 0 0
0 0 0 0
0 1 0 1
0 0 0 1
0 1 1 0
0 0 1 0
0 1 1 1
0 0 1 1
1 0 0 0
0 0 0 0
1 0 0 1
0 0 1 0
1 0 1 0
0 1 0 0
1 0 1 1
0 1 1 0
1 1 0 0
0 0 0 0
1 1 0 1
0 0 1 1
1 1 1 0
0 1 1 0
1 1 1 1
1 0 0 1

函数式：
Y3=A’B’C’D’
Y2=ACD+AB’C
Y1=A’BC+BCD’+AC’D+AB’D
Y0=BD
（2）用译码器设计（实验）
函数式：
Y3=m15
Y2=m10+m11+m14
Y1=∑(6,7,9,11,13,14)
Y0=∑(5,7, 13,15)
因有4个输入用两片74138构成4-16译码器

题3.10 有一火灾报警系统，有3种不同类型的火灾探测器，为
防止误报警，当两种或两种以上探测器发出火灾探测
号时，电路才产生报警信号。用1表示有火灾，用0表
示没有火灾。设计实现该逻辑功能的数字电路。
A B C
Y
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
1
1 0 0
0
1 0 1
1
1 1 0
1
1 1 1
1
Y=AB+AC+BC=((AB)’(AC)’(BC)’)’

题3.11（1）当 时 ，7448的输入为何值，数码管显示何字符。
（2）当只有 时，7448的输入为何值，数码管显示何字符
（3）当 ～ 均为1时,7448的输入为何值,数码管显示何字符。

（1）7448输入为LT’=1，0111，
显示“7”。
（2）7448输入为LT’=1，0000，
显示“0”。
（3）7448输入为LT’=0，0000，
显示“8”。
题3.13 分析图示电路的功能，当输入如图所示时，哪一个发
光二极管亮？
逻辑功能是两个4位二进制数相加，输出结果与10比较大小，D2亮

题3.14 用集成3线—8线译码器74HC138实现下列一组逻辑函
数，画出逻辑图。

写成最小项和的形式:

题3.15 用8选1数据选择器74HC151实现，
画出逻辑图，74HC151功能表见下表。
A B C D
Y

0 0  0  0
0

0 0  0  1
1
0 0  1  0
1

0 0  1  1
1
0 1  0  0
0

0 1  0  1
1
0 1  1  0
1

0 1  1  1
1
1 0 0 0
1

1 0 0 1
1
1 0 1 0
1

1 0 1 1
1
1 1 0 0
0

1 1 0 1
1
1 1 1 0
1

1 1 1 1
1

题3.16 用译码器74HC138设计全加器。
A B CI
S CO
0 0 0
1 0
0 0 1
0 0
0 1 0
0 0
0 1 1
1 1
1 0 0
1 0
1 0 1
0 1
1 1 0
0 1
1 1 1
1 1

S=m0+m3+m4+m7
CO=m3+m5+m6+m7

题3.17 试用4片74HC138设计5线—32线译码器。

题3.18 用集成4位超前进位加法器74LS283设计一个两个 4 位
二进制数的加/减运算电路，要求控制信号M=0时做加
法运算，M=1时做减法运算。
C-D=C+D补

输血判断电路（实验）。
真值表：用1表示允许输血
A B C D
Y
0 0  0  0
1
0 0  0  1
1
0 0  1  0
1
0 0  1  1
1
0 1  0  0
0
0 1  0  1
1
0 1  1  0
0
0 1  1  1
1
1 0 0 0
0
1 0 0 1
0
1 0 1 0
1
1 0 1 1
1
1 1 0 0
0
1 1 0 1
0
1 1 1 0
0
1 1 1 1
1

Y=(AC’+BD’)’=(((AC’)’(BD’)’)’)’
逻辑图：如果没有特殊要求可用与或非门实现。
用四2输入端与非门CD4011，和非门CD4069实现：
Y=(AC’+BD’)’=(((AC’)’(BD’)’)’)’

实验二 1.用TTL 与非门7420和非门7404实现“用三个开关控制一个灯电路”。
设三个开关A,B,C都为0时，灯灭(用Y=0)表示。
真值表：
A B C
F
0 0 0
0
0 0 1
1
0 1 0
1
0 1 1
0
1 0 0
1
1 0 1
0
1 1 0
0
1 1 1
1

函数式：Y=A’B’C+A’BC’+AB’C’+ABC
=((A’B’C)’(A’BC’)’(AB’C’)’(ABC)’)’

题3.19 什么是竞争—冒险，当某一个门的两个输入端同时向相反方向变化时，是否一定会产生竞争—冒险。
实际电路中，由于器件对信号的延迟作用而使电路的输出端有可能出现与稳态电路逻辑关系不符的尖峰脉冲现象称为组合电路的竞争—冒险。不一定产生。
题3.20 消除竞争—冒险的方法有哪些，各有何优点、缺点。
有接入滤波电容、修改逻辑设计和引入选通脉冲3种方法。
1）接入滤波电容会使正常脉冲的上升时间和下降时间增加；
（2）修改逻辑设计局限性较大；
（3）引入选通脉冲是消除竞争—冒险行之有效的办法，但要
注意选通脉冲的作用时间和脉冲宽度的选择。

【题4.1】如图4-34所示为由或非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。

【题4.2】如图4-35所示为由与非门构成的基本SR触发器及输入信号的波形，请画出Q和Q’端的波形。

【题4.3】如图4-36所示为同步SR触发器，并给出了CLK和输入信号S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.4】如图4-37给出了主从SR触发器的CLK及S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

有误见更正【题4.4】如图4-37给出了主从SR触发器的CLK及S、R的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.5】如图4-38给出了主从SR触发器的CLK、R、S及异步置1端SD’的波形，异步清零端RD’=1，请画出Q和Q’端的波形。

【题4.6】如图4-39给出了主从JK触发器的CLK、J、K的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.7】如图4-40所示为主从JK触发器的CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.8】如图4-41给出了边沿触发的JK触发器的逻辑符号图（下降沿触发）及CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.9】如图4-42给出了边沿触发的JK触发器的逻辑符号图（上升沿触发）及CLK、J、K端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.10】如图4-43给出了边沿触发的D触发器的逻辑符号图（上升沿触发）及CLK、D端的波形，请画出Q和Q’端的波形。设触发器初始状态为Q=0。

【题4.11】如图4-44中各触发器电路的特性方程，然后画出在连续时钟信号CLK作用下的触发器Q端波形。设触发器初始状态为Q=0。

【题4.12】列出图4-45电路的特性方程，根据图中给出A、B端波形画出Q和Q’端的波形。设触发器初始状态为Q=0。

求解T’FF特性方程：Q*=TQ’+ T’Q
= (A⊕B)Q’+(A⊕B)’Q
= A⊕B⊕Q (上升沿动作)

【题5.14】利用3片集成十进制计数器74160接成三十六进制加法计数器。

【题5.15】利用两片集成4位二进制计数器74161接成三十进制加法计数器。
30=1EH=0001 1110B。使用整体清零法:
附加一个4输入与非门，输入连接74161(2)的Q0端
和74160(1)的Q3、Q2、Q1端，其输出连接两个RD’端。

【题5.16】利用JK触发器设计一个同步六进制加法计数器。
(1) 状态转换图如下：
(2)画次态和输出卡诺图

输出方程

驱动方程：

JKFF特性方程：

检验自启动：
由卡诺图可知110—>111、111—>000，所以电路能自启动。
（3）绘出电路图
【题5.17】利用D触发器设计一个同步七进制加法计数器。

状态方程：

DFF特性方程：
驱动方程：

检验自启动：
由卡诺图可知111—>000，所以电路能自启动。
（3）绘出电路图 （略）
【题5.18】设计一个数字钟电路，要求能用24小时制显示时、分、秒。
解：设计提示：
1、分别实现24、60、60进制三个计数器，
用以实现时、分、秒三个模块；

2、利用串行进位法将三个模块级联，
秒模块输入1Hz频率的时钟信号；

3、每个模块通过显示译码器（如7448、7449）
连接到数码管上，进行时间的显示。
电路图略。

题6.1 试说明ROM和RAM的区别，它们各适用于什么场合？
题6.2 试说明PROM种类，以及擦除和写入方法。
题6.3 试说明SRAM和DRAM存储原理有何不同？
题6.4 一块ROM芯片有10条地址线，8条数据线，试计算其存储容量是多少？
题6.5 某计算机具有16位宽度的地址总线和8位宽度的数据总线，试计算其可访问的最大存储器容量是多少？如果计算机已安装的存储器容量超过此数值，会怎样？
题6.6 试用512×4的RAM芯片构成512´8的存储器。
题6.7 试用256×4的RAM芯片构成1024´4的存储器。需要一个怎样规格的二进制译码器？
题6.8 试说明Flash ROM有何特点和用途，与其他存储器比较有什么不同？
题6.9 试说明CPLD和FPGA各代表什么，其可编程原理各是什么？
题6.10 试用VHDL语言设计六进制加法计数器。
题6.1 试说明ROM和RAM的区别，它们各适用于什么场合？
答：ROM断电后数据仍能保留，而RAM内数据会丢失；ROM主要适合要求数据永久存储的场合，而RAM适合临时存储数据。

题6.2 试说明PROM种类，以及擦除和写入方法。
答：PROM主要包括OTPROM、UVEPROM、EEPROM；紫外线擦除、FN隧道穿越擦除和写入（隧道注入），以及热电子注入写入（雪崩注入）。

题6.3 试说明SRAM和DRAM存储原理有何不同？
答： SRAM利用触发器电路存储数据，能长期自行存储数据；而DRAM利用电容效应存储数据，由于电容的漏电特性，DRAM本身不能长期保存数据，需要控制电路配合使用。

题6.4 一块ROM芯片有10条地址线，8条数据线，试计算其存储容量是多少？
答：210´8比特=8K比特=1K字节。
题6.5 某计算机具有16位宽度的地址总线和8位宽度的数据总线，试计算其可访问的最大存储器容量是多少？如计算机已安装存储器容量超过此数值，会怎样？
答： 216´8比特。如果超出此数值，超出部分计算机不能直接访问（使用）。

题6.6 试用512×4的RAM芯片构成512´8的存储器。

题6.7 试用256×4的RAM芯片构成1024´4的存储器。需要一个怎样规格的二进制译码器？需要一个2线到4线的二进制译码器，输出低电平有效。

题6.8 试说明Flash ROM有何特点和用途，与其他存储器比较有什么不同？
答：Flash ROM集成度高、成本低，适合便携设备长期存储数据。Flash ROM属于ROM，断电数据不丢失，集成度比EEPROM更高、容量更大、价格更低，擦除速度快。

题6.9 试说明CPLD和FPGA各代表什么，其可编程原理各是什么？
答：CPLD是复杂可编程逻辑器件的简写，FPGA是现场可编程门阵列的简写；CPLD基于乘积项编程原理，而FPGA则是基于查找表的编程原理。

题7.5 试用555定时器设计一个单稳态触发器，要求输出脉冲宽度在1～5s范围内连续可调，取定时电容C=10μF tW=1～5s,

题7.6 用555定时器连接电路，要求输入如图所示，输出为矩形
脉冲。连接电路并画出输出波形。

题7.7 用555定时器构成的多谐振荡器，欲改变其输出频率
可改变哪些参数。

欲改变输出频率可改变R1,R2,C,VCC,VCO。

题7.8 若用555定时器构成一个电路，要求当VCO端分别接
高、低电平时，VO端接的发声设备能连续发出高、
低音频率，连接电路并写出输出信号周期表达式。
用多谐振荡器：

输出频率会随VCO的变化而变化。

题7.9 如图7-40所示的电路中L1，L2，L3分别是什么电路。若
R1=R2=48KΩ，C=10μF，输出信号VO的频率是多少。
L1为多谐振荡器;
L2为施密特触发器;
L3为单稳态触发器。
施密特触发器和单稳态触发器均不改变输入信号的频率，VO的频率仅由L1的频率决定。

题7.10 如图7-41所示的电路是由555定时器构成的开机延 时电
路。给定C=25μF，R=91kΩ，VCC=12V，计算常闭开
关S断开后， 经过多长时间跳变为高电平。

可用电阻两端电压计算时间
S断开，电阻R上的电压降到1/3Vcc

也可用电容两端电压计算时间：两种方法结果相同
S断开，电阻C上的电压上升到2/3Vcc

。

题7.12 图中，在VI输入下用什么样的电路可以得到VO的波形。

（a）用施密特触发器。

（b）用单稳态触发器加反相器。

（c）输入信号经微分电路使其变成窄脉冲，然后用单稳态触发器再加反相器。

题7.13 图中，在VI输入下用什么样的电路可以得到VO的波形。

（a）先用施密特触发器变成矩形脉冲，然后再用单稳态触发器。
（b）先将输入信号用反相器，然后用两级单稳态触发器。

题8.1 已知某8位倒T形电阻网络DAC电路中，输入二进制数10000000，输出模拟电压。当输入二进制数10101000时，计算输出模拟电压的大小。

解：

题8.2 在如图8-28所示的DAC电路中，给定，试计算：
（1）输入数字量的～每一位为1时在输出端产生的电压值。
（2）输入为全1、全0和1000000000时对应的输出电压值。

解：倒T形电阻网络DAC的公式
1） - 每一位的1在输出端产生的电压分别为-2.5V，-1.25V，-0.625V，-0.313V，-0.156V，-78.13mV，-39.06mV，-19.53mV，-9.77mV，-4.88mV。
（2）输入全1、全0和1000000000时的输出电压分别为-4.995V，0V和-2.5V。
题8.3 对于一个8位DAC：
（1）若最小输出电压增量为0.02V，试问当输入代码为01001111时，输出电压为多少？
（2）若其分辨率用百分数表示，则应是多少？
解：（1）最小输出电压增量对应输出代码最低位为1的情况（即输入代码为00000001），所以当输入代码为01001111时，输出电压为
（2）DAC的分辨率用百分数表示最小输出电压与最大输出电压之比。
对于该8位DAC，其分辨率用百分数表示为
题8.4 如图8-29所示是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路。已知CB7520的，试画出输出电压的波形，并标出波形图中各电压的幅度。

题8.5 用一个4位二进制计数器74LS161、一个4位数模转换电路和一个2输入与非门设计一个能够产生如图8-30所示波形的波形发生器电路。

题8.6 若ADC（包括取样—保持电路）输入模拟电压信号的最高变化频率为10kHz，试说明取样频率的下限是多少？完成一次模数转换所用的时间上限是多少？
解：取样频率下限20kHz，所用时间上限50
题8.7 在10位逐次渐近型ADC中，其DAC输出电压波形与输入电压如图8-31所示。
（1）求转换结束时，该ADC的数字输出状态为多少？
（2）若该DAC的最大输出电压为14.322V，试估计此时的范围。

0- t1 期间： 则此时逐次渐近寄存器最高位 被置0。
t1- t2 期间： 则此时逐次渐近寄存器 保留1。
t2- t3 期间：