EDA简答题答案.doc

1.1EDA的英文名字是什么？EDA的中文含义是什么？
答：EDA：Electronics Design Automation 中文含义：电子设计自动化。
1.2什么叫EDA？利用EDA进行电子系统的设计的特点是什么？
答：狭义的EDA技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统描述的主要表达方式，以计算计、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编辑下载等工作，最终形成集成电子系统或专用集成芯片的一门技术，或称为IES/ASIC自动设计技术。
EDA进行电子系统的设计的特点：（1）、用软件的方式设计硬件（2）用软件的方式设计的系统到硬件系统的转换由有关的开发软件自动完成的（3）设计过程中可用有关软件进行各种仿真（4）系统可现场编程，在线升级（5）整个系统可集成在一个芯片上，体积小、功耗低、可靠性高（6）从以前的“组合设计”专项真正的“自由设计”（7）设计的移植性好，效率高（8）非常适合分工设计，团体协作
1.5FPGA和CPLD各包括几个基本组成部分
FPGA在结构上主要分为：可编程逻辑单元、可编程输入/输出单元和可编程连线
CPLD在结构上包括：可编程逻辑宏单元、可编程输入/输出单元和可编程内部连线
1.6FPGA/CPLD有什么特点？各包含几个基本组成部分？二者在存储逻辑信息方面有什么区别？在实际使用中什么时候选用FPGA？什么时候选用CPLD？
答：FPGA在结构上主要分为三个部分，即可编程逻辑单元，可编程输入/输出单元和可编程连线三个部分；CPLD在结构上主要分为三个部分，即可编程逻辑宏单元，可编程输入/输出单元和可编程内部连线三个部分。
FPGA/CPLD的特点：高度集中、高速度、高可靠性
对于一个开发项目，主要看开发项目本身的需要，对于普通规模，且生产量不是很大的产品项目，通常使用CPLD比较好。对于大规模的逻辑设计，ASIC设计或单片系统设计，则多采用FPGA，另外，FPGA掉电后将丢失原有的逻辑信息，所以实际中需要为FPGA芯片配置一个专用过的ROM。
1.10对于目标器件为FPGA/CPLD的VHDL设计，其工程设计包括几个主要步骤？
答：第一，需要进行“源程序的编辑和编译”-----用一定的逻辑表达手段将设计表达出来； 第二，要紧”逻辑综合”——将用一定的逻辑表达手段表达出来的设计，经过一系列的操作，分解成一系列的基本逻辑电路及对应关系（电路分解）； 第三，要进行“目标器件的布线/适配”——在选定的目标器件中建立这些基本逻辑电路及对应关系（逻辑实现）； 第四，目标器件的编程/下载——将前面的软件设计经过编程变成具体的设计系统（物理实现）； 最后，要进行硬件仿真/硬件测试——验证所设计的系统是否符合设计构想要求，同时，在设计过程中要进行相关的“仿真”——模拟有关设计结果，看是否与设计构想相符。
1.11名词解释：逻辑综合、逻辑适配、行为仿真、时序仿真
逻辑综合：将电路的高级语言描述（如HDL原理图或状态图的描述）转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网标文件。
逻辑适配：将由综合器产生的网标文件针对某一具体的目标器进行逻辑映射操作，其中包括底层器件配置，逻辑分割，逻辑优化，布线与操作等，配置与指定的目标器件中，产生最终的下载文件，如JEDEC格式的文件。
行为仿真：将VHDL设计源程序直接送到VHDL仿真器中所进行的仿真。
功能仿真：将综合后的VHDL网标文件再送到VHDL仿真器中所进行的仿真。
时序仿真：将布线器/适配器所产生的VHDL网标文件送到VHDL仿真器中所进行的仿真。
2.4 CPLD的英文全称是什么？CPLD的结构主要由哪几部分组成？每一部分的作用如何？
答：（1）Complex Programmable Logic Devices。
（2）CPLD主要由可编程I/O单元、基本逻辑单元、布线池和其它辅助功能模块构成。
（3）可编程逻辑单元：作用与FPGA的基本I/O口相同，但是CPLD应用范围局限性较大，I/O的性能和复杂度与FPGA相比有一定差距，支撑的I/O标准较少，频率也较低。
基本逻辑单元：CPLD中基本逻辑单元是宏单元。所谓宏单元就是由一些与、或阵列加上触发器构成的，其中“与或”阵列完成组合逻辑功能，触发器用以完成时序逻辑。
布线池、布线矩阵：通过打结点可以完成不同宏单元的输入与输出项之间的连接。由于CPLD的布线池结构固定，所以CPLD的输入管脚到输出管脚的标准延时固定，被称为Pin To Pin延时，用Tpd表示，Tpd延时反映了CPLD器件可以实现的最高频率，也就清晰地表明了CPLD器件的速度等级。
其他辅助功能模块：如JTAG编程模块，一些全局时钟、全局使能、全局复位/置位单元等。
2.6 FPGA的英文全称是什么？FPGA的结构主要由哪几个部分组成？每一部分的作用如何？
答：（1）Field Programmable Gate Array。（2）FPGA主要由可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入式功能单元和内嵌专用硬核构成。
（3）可编程输入/输出单元：通过软件的灵活配置，可适应不同的电器标准与I/O物理特性；可以调整匹配阻抗特性，上下拉电阻；可以调整输出驱动电流的大小等。
基本可编程逻辑单元：由查找表（LUT）和寄存器（Register）组成的，查找表完成纯组合逻辑功能。FPGA内部寄存器可配置为带同步/异步复位和置位、时钟使能的触发器，也可以配置成为锁存器，FPGA一般依赖寄存器完成同步时序逻辑设计。
嵌入式块RAM：可以配置为单端口RAM、双端口RAM、伪双端口RAM、CAM、FIFD等存储结构。
丰富的布线资源：布线资源连通FPGA内部所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。
底层嵌入式功能单元：指通用的程度较高的嵌入式功能模块，如PLL、DLL、DSP、CPU等。
内嵌专用硬核：指的硬核主要是那些通用性相对较弱的，不是所有FPGA器件都包含硬核。
2.10 在FPGA和CPLD的应用开发中应考虑那些因素？
答：（1）器件的逻辑资源量的选择（2）芯片速度的选择（3）器件功耗的选择
（4）FPGA/CPLD的选择（看开发项目本身的需要）（5）FPGA和CPLD封装的选择
（6）其它因素的选择（各家公司产品各不相同）
3.2VHDL程序一般包括几个组成部分？每部分的作用是什么？
答：三个基本部分组成：库.程序包便用说明、实体描述和实体对应的结构体描述。
库.程序包使用说明用于打开本设计实体将要用到的库.程序包。
实体描述用于描述该设计实体与外界的接口信号说明。
结构体描述用于描述设计实体内部的组成及内部工作的逻辑关系。

3.5在VHDL中常用的预定义程序包有哪几个？怎样使用这些程序包？
答：常用的预定义程序包有四种。STD_LOGIC_1164程序包，STD_LOGIC_ARITH程序包，STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包，STANDARD和TEXTI6程序包。
库语言关键词LIBRARY指明所使用的库名，USE语句指明库中的程序包。
使用语句格式：LIBRARY 库名；USE库名.程序包名、项目名、ALL
3.6VHDL语言中数据对象有几种？各种数据对象的作用范围如何？各种数据对象的实际物理含义是什么？
答：有三种：常量CONSTANT,变量VARIARIE,信号SIGNAL
常量：使用范围取决于它被定义的位置； 变量：只能在进程和子程序中使用； 信号：范围是实体结构体与程序包。
物理含义：常量：常量的定义和设置主要为了使设计实体中的常数更容易阅读和修改。是恒定不变的值，一旦作了数据类型的赋值定义后，就不能在程序中再改变，因而具有全局意义。
变量：是一个局部量，变量不能将信息带出对他做出定义的当前设计单元。赋值是一种理想化的数据传输，是立即发生，不存在任何延时行为。
信号:是描述硬件系统的基本数据对象，类似于连接线，作为一种数据容器，不但可以容纳当前值，也可以保持历史值。
3.8信号和变量在描述和使用时有哪些主要区别？
答：变量具有局部特征，它的有效只局限于所定义的一个进程中，或一个子程序中，它是一个局部的，暂时性数据对象，它的赋值是立即发生的。
变量赋值目标 :=赋值源
信号具有全局性特征，不但可作一个设计实体内部各单元之间数据传送的载体，而且可通过信号与其他实体进行通信，赋值过程有某种延时，同一信号赋值目标有多个赋值源时，
目标获得的是最后一个赋值源的赋值。
信号赋值目标<=赋值源
3.13VHDL语句有哪几类操作符？在一个表达式中有多种操作符时应按怎样的准则进行运算？下列三个表达式是否有效：1、A<=NOT B AND C OR D ;2、A<=( NOT B AND C) OR D ;3、A<=NOT B AND (C OR D)。
答 :算术操作符、关系操作符、逻辑操作符、符号操作符；
准则：按优先级从高到低的顺序进行计算；
1、 （（A<=（NOT B））AND C）OR D 2、(A<=( (NOT B )AND C) )OR D
2、 (A<=(NOT B ))AND( C OR D) 所以不等效
3.18VHDL程序设计中的基本语句系列有几种？它们的特点如何？它们各便用在什么场所？它们各自包括些什么基本语句？
答：顺序语句与并行语句。
顺序语句是相对于并行语言而言，特点是每一条顺序语句的执行顺序是与它们的书写顺序基本一致的，只出现在进程和子程序中。
并行语句：每一并列语句内部语句运行方式可有两种不同方式，并行执行方式和序执行方式。
顺序语句:赋值语句，转向控制语句，等待语句，子程序调用语句，返回语句，空操作语句。
并行语句：进程语句，块语句，并行信号赋值语句，元件例化语句，条件信号赋值语句，生成语句。
3.21转向控制语句有几种？它们各用在什么场所？使用它们时特别需要注意什么？
（1）IF语句；CASE选择语句；LOOP循环语句；NEXT语句和EXIT语句
（2）IF语句是一种条件语句，它根据语句中所设置的一种或多种条件，有选择执行指定的顺序语句 CASE选择语句根据满足的条件直接选择多项顺序语句中的一项执行 LOOP语句就是循环语句，它可以使所包含的一组顺序语句被循环执行，其执行次数可由设定的循环参数决定，循环的方式由NEXT和EXIT语句来控制。
（3）注意：1.IF语句中至少有一个条件语句，条件语句必须由布尔表达式构成
2.CASE语句中的选择值必须在表达式的取值范围内，除非所有条件语句选择值能完整覆盖CASE语句中表达式的取值。否则最末一个条件中的选择必须用“OTHERS”表示CASE语句中每一条语句的选择只能出现一项，不能有相同选择值的条件语句出现。CASE语句执行中必须选中且只能选中所列语句中的一条 3.LOOP语句中必须有确定的循环次数，且必须要有使循环语句结束的语句 4.NEXT语句是跳向LOOP语句的起始点，EXIT语句则跳向LOOP的终点
3.22CASE语句中，在什么情况下可以不要WHEN OTHERS语句？在什么情况下，一定要WHEN OTHERS语句？
答：所有条件句中的选择值能完全覆盖CASE语句中表达式的取值，NO否则一定要WHEN OTHERS语句。
3.29什么是进程语句？你是如何理解过程语句的并行性和顺序性双重特性？
（1） 进程实际上是顺序语句描述的一种进程过程，进程是用于描述事件的，process语句结构包含了一个代表实体中部分逻辑行为的独立的顺序语句描述的进程
（2） 一个结构体中可以有多个并行进程结构，而有一个进程内部结构却是由一系列顺序语句来构成的，即进程语句间是并行执行的进程的内部是顺序执行的
3.30进程的启动条件是什么？如果进程有两个基本点敏感变量，其中一个由“0”变“1”，等待一段时间以后再由“1”变“0”；而另一个由“1”变“0”改变一次，请问该进程将执行几遍？
答：进程的激活必须由敏感信号表中定义的敏感信号的变化来启动，否则必须由一个显示的WAIT语句来激活。
3遍
3.32并行信号赋值，语句有几类？比较其异同
（1）1.简单信号赋值语句2.条件信号赋值语句3.选择信号赋值语句
（2）相同点：赋值目标必须是信号，所有赋值语句的其他并行语句一样在结构体的执行是同时发生的，与它们的书写顺序和是否在连块语句中没有关系，每一个信号赋值语句相当于一条缩写的进程语句而这条语句的所有输入（或输出）信号被隐性的列入此进程的敏感信号表中
不同点：1.简单信号赋值目标的数据类型，必须与赋值符号表达式的数据类型一致
2条件信号犹豫条件测试的顺序性第一句具有最高赋值优先级，其次以此类推
3.选择信号语句中存放敏感量，不允许有条件重叠现象，也不允许存在条件涵盖不全情况

3.35元件例化语句的作用是什么？元件例化语句包括几个组成部分？各自的语句形式如何？什么叫元件例化中的位置关联和名字关联？
答：（1）元件例化就是将预先设计好的设计实体定义为一个元件，然后利用特定的语句将此元件与当前的设计实体中的指定端口相连接，从而为当前设计实体引入一个新的低一级的设计层次。
（2）元件例化语句由两部组成，前一部分是将一个现成的设计实体定义为一个元件的语句，第二部分则是此元件与当前设计实体中的连接说明。
（3）它们的语句格式如下：
-----元件定义语句
COMPONENT 例化元件名 IS
GENERIC(类属表)；
PORT(例化元件端口名表）；
END COMPONENT；
-----元件例化语句
元件例化名：例化元件名 PORT MAP([例化元件端口名=>]连续实体端口名，...)
（4）名字关联是将例化元件的端口名与关联端口名通过关联（连续）符号“=>"一一对应地联系起来的方式；
位置关联是按例化元件端口定义顺序将例化元件的对应的连续实体端口名一一列出的方式。
3.38一个包集合由那两大部分组成？包集合通常包含哪些内容？
程序包首和程序包体
组成部分可以是USE语句、子程序定义、子程序体、数据类型说明子类型说明和常类说明
3.40什么叫数据流描述方式？它和行为描述方式的主要区别在哪里？用数据流描述方式所编写的VHDL程序是否可以进行逻辑综合？
答：（1）数据流描述也称RTL描述，它以类似于寄存器传输级的方式描述数据的传输和变换，以规定设计中的各种寄存器形成为特征，然后再寄存器之间插入组合逻辑。
（2)行为描述只表示输入与输出间转换的行为，它不包含任何结构信息，而数据流的描述会伴有大量的有关这种结构信息的“流出”。
（3）类似于寄存器传输级的方式描述数据的传输和变换，认为数据是从一个设计流出，从输入到输出的观点称为数据流风格，所以不是所有的VHDL程序都可以进行逻辑综合。
3.43什么叫状态机？状态机的基本结构如何？状态机的种类有哪些？
答：（1）状态机是一类很重要的时序电路，是许多数字电路的核心部件。
（2）状态机的基本结构包括输入信号、输出信号和一组寄存器，它用于记忆状态机的内部庄涛。状态机可认为是组合逻辑和寄存器逻辑的特殊组合。它包括两个主要部分：
组合逻辑部分和寄存器部分。寄存器部分用于存储状态机的内部状态；组合逻辑部分又分为状态译码器和输出译码器。状态译码器确实状态机的下一个状态，即确定状态机的激励方程；
输出译码器确定状态机的输出，即确定状态机的输出方程。
（3）两种典型的状态机是摩尔（MOORE)状态机和米立（MELAY)状态机。