数字时钟毕业设计汇总.doc

摘要
数字钟我们听到这几个字，第一反应就是我们所说的数字，不错数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的事。
关键字：数字钟 校时 时间显示 定时
目录
绪论： 1
1.设计目的 1
2.设计功能要求 1
3.电路设计 2
3.1设计方案 2
3.2单元电路的设计 2
3.2.1 主体电路部分 2
3.2.1.1 振荡电路 2
3.2.1.2 计数电路 6
3.2.1.3 校时电路 12
3.2.1.4 译码与显示电路 13
3.2.2扩展功功能电路的设计 15
3.2.2.1自动报整点时数电路 15
4.1主体电路部分 17
4.2 扩展电路部分 17
5.总结 18
参考文献 18
致谢 19

绪论：
我们每天都要用到时钟。二十世纪八十年代中国的钟表业经历了一场翻天覆地的大转折。其表现在三个方面：
（1）从生产机械表转为石英电子表； 
（2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”所取代，钟表生产中心转向中国南方沿海一带；
（3）数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。
1.设计目的
设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：自动报整点时数的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。
2.设计功能要求
基本功能：
（1）时的计时要求为“12翻1”，分和秒的计时要求为60进制
（2）准确计时，以数字形式显示时，分，秒的时间
（3）校正时间
扩展功能：
自动报整点时数
3.电路设计
3.1设计方案
根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如图1所示。
时显示器

分显示器

秒显示器

时译码器

分译码器

秒译码器

时计数器

分计数器

秒计数器

校时电路

振荡器

分频器

整点报时

主体电路 扩展电路
图1
由图1可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“12翻1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行扩展功能。
3.2单元电路的设计
数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。
在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。
3.2.1 主体电路部分
主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。
3.2.1.1 振荡电路
振荡电路由振荡器和分频器产生 1Hz时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。
（1）振荡器
数字电路中的时钟是由振荡器产生的。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号而不是锯齿波、三角波或其他形式。典型的振荡器是弛豫振荡器，它通过一个RC网络将反相器的输出反馈回来并存在一定的工作延迟时间。基本的电路如图2所示。

图2
在上述电路中，RI-C网络由第一个反相器驱动，具有RC特性曲线的响应信号被反馈给反相器的输入。当电容上的电压达到施密特触发器输入反相器的门限电压的时候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经过一定的延迟时间再次通过RI—C反馈回来，直到电容电压再次达到门限电压为止。
用施密特触发器输入器件（如74HC04），但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次状态改变时，电容的充电电压会超过5V。从这一点来说，输出电压会改变电容的充电电压，直到电容两端的电压变为74HC04的门限电压（2.5V）为止。振荡器输出状态的改变发生在电容上的电压达到2.5V时。
在设计中所用的振荡器的电路图如图3所示。该电路能产生1MHz的方波脉冲振荡信号。

图3
（2）分频器
分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号，如仿电台用的1KHz的高频信号和500Hz的低频信号等.在此电路中作为分频器的元件是:CD4518。
CD4518可以组成二分频电路和十分频电路。用CD4518组成二分频的电路如图4；用CD4518组成十分频的电路如图5；在本次设计中所用的分频器的电路图如图6。电路经过十分频后将晶振来的1MHz的振荡脉冲变为1Hz的脉冲信号，该信号作为计数器的计数脉冲使用。

Cr CP

EN Cr CP

输入 输 出
输入 输入 输出

清零
图4 图5

图6
输入
输出
CK
CR
EN

上升沿
L
H
加计数
L
L
上升沿
加计数
下降沿
L
X
保 持
X
L
上升沿
上升沿
L
L
H
L
下降沿
X
L
X
全为L

上表:CD4518的功能表
振荡器和分频器两部分构成振荡电路，它的电路图如图7所示。
根据图7可知电路的工作原理是：石英晶体振荡器提供的频率为1MHz，CD4518组成十分频电路。并且一个 CD4518可以组成两个十分频电路即：CD4518的引脚2与引脚6组成一个十分频电路而引脚10与引脚14组成另一个十分频电路。晶振的输出接入第一块CD4518的输入引脚2，经过一次十分频，频率变为100KHz。输出引脚6接入同一块CD4518的引脚10经第二次分频，频率变为10KHz。输出引脚接人第二块CD4518的输入引脚2再经一次分频，频率变为1KHz。这样经过六次分频最后可以得到1Hz的频率。

图7

3.2.1.2 计数电路
计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。
数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
下面将分别介绍60进制计数器和“12翻1”小时计数器。
（一）60进制计数器
电路如图8所示

图8
电路中，74LS92作为十位计数器，在电路中采用六进制计数；74LS90作为个位计数器在电路中采用十进制计数。当74LS90的14脚接振荡电路的输出脉冲1Hz时74LS90开始工作，它计时到10时向十位计数器74LS92进位。下面对电路中所用的主要元件及功能介绍。
① 十进制计数器 74LS90
74LS90是二—五—十进制计数器，它有两个时钟输入端CKA和CKB。其中，CKA和组成一位二进制计数器；CKB和组成五进制计数器；若将与CKB相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如图9。
R0(1)
2
R0(2)
3
R9(1)
6
R9(2)
7
CKA
14
QA
12
CKB
1
QB
9
QC
8
QD
11
74LS90

图9
表1 BCD码十进制计数时序 表2 二—五混合进制计数时序
CK

0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
CK

0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
1
0
0
0
6
1
0
0
1
7
1
0
1
0
8
1
0
1
1
9
1
1
0
0
② 异步计数器74LS92
所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74LS92是 二—六—十二进制计数器，即CKA和组成二进制计数器，CKB和在74LS92中为六进制计数器。当CKB和相连，时钟脉冲从CKA输入，74LS92构成十六进制计数器。74LS92的管脚图如图10。

R0(1)
6
R0(2)
7
CKA
14
QA
12
CKB
1
QB
11
QC
9
QD
8
74LS92

图10
（二） “12翻1”小时计数器电路
（1） 电路如图11 所 示
CLK
3
D
2
SD
4
CD
1
Q
5
Q
6
74LS74A
P0
15
P1
1
P2
10
P3
9
Q0
3
Q1
2
Q2
6
Q3
7
RC
13
TC
12
CLK
14
CE
4
U/D
5
PL
11
74LS191
4
5
6
U9B
74LS00
1
2
3
U9A
74LS00
11
12
13
U10D
74LS00
GND
R1
3.3K
+5V
8
9
U8D
74LS04
+5v
CP

图11
“12翻1”小时 计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，计数器的计数状态转换表如表3所示。

表3“12翻1”小时计时时序

十位
个位

十位
个位
CK
Q10
Q03 Q02 Q01 Q00
CK
Q10
Q03 Q02 Q01 Q00
0
1
2
3
4
5
6
7
0
0
0
0
0
0
0
0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
8
9

10
11
12
13
0
0
0
1
1
1
0
1 0 0 0
1 0 0 1
1 0 1 0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 0 1

（二）电路的工作原理
由表可知：个位计数器由4位二进制同步可逆计数器 74LS191构成，十位计数器由双D触发器74LS74构成 ，将它们组成 “12翻1”小时计数器。
由表可知：计数器的状态要发生 两次跳跃：一是：计数器计到9，即个位计数器的状态为 =1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即使个位异步置0，同时向十位计数器进位使 =1；二是计数到12后，在第13个计数脉冲作用下个位计数器的状态应为 =0001，十位计数器的 =0。第二次跳跃的十位清“0”和个位置“1”的输出端、、来产生。对电路中所用的主要元件及功能介绍。
① D触发器74LS74
在电路中用到了D触发器74LS74，74LS74的管脚图如图12。
D
2
Q
5
Q
6
CLK
3
4
1
PRE
CLR
A
74LS74

图12
下面将介绍一些有关触发器的内容：
触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（高电平和低电平），所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。按其功能可为基本RS触发器触、JK触发器、D触发器和T触发器。
这几种触发器都有集成电路产品。其中应用最广泛的当数JK触发器和D触发器。不过，深刻理解RS触发器对全面掌握触发器的工作方式或动作特点是至关重要的。事实上，JK触发器和D触发器是RS触发器的改进型，其中JK触发器保留了两个数据输入端，而D触发器只保留了一个数据输入端。D触发器有边沿D触发器和高电平D触发器。74LS74为一个电平D触发器。
② 计数器74LS191
74LS191的管脚图如图13

CTEN
4
D/U
5
CLK
14
LD
11
MAX/MIN
12
RCO
13
A
15
QA
3
B
1
QB
2
C
10
QC
6
D
9
QD
7
74LS191

图13

3.2.1.3 校时电路
（一）电路如图14 所示
8
9
10
U10C
74LS00
1
2
3
U11A
74LS00
11
12
13
U10D
74LS00
R3
3.3k
C1
0.01uF
S1
GND
10
11
U8E
74LS04
1HZ
S2/M2 Q2
+5V
图14
（二）电路的工作原理
校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中S1校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。 表4校时开关的功能

S1
S2
功能
1
1
计数
1
0
校分
0
0
校时
表4
（三）对电路中所用的主要元件及功能介绍
在此电路中，用到的元器件有两块四2输入与非门74LS00 、一块六反相器74 LS04、两个电容、两个电阻以及两个开关。
（1）四-2输入与非门74LS00
集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00与非门的主要参数为：
输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。
输出低电平：指与非门的所有输入端均接高电平时的输出电平值。
开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。
关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。
电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。
低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。
高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。
低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。
高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。
扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和高电平扇出系数。
3.2.1.4 译码与显示电路
（一）电路如图15所示
BI/RBO
4
RBI
5
LT
3
A
7
B
1
C
2
D
6
a
13
b
12
c
11
d
10
e
9
f
15
g
14
74LS48
a
b
f
c
g
d
e
DPY
[LEDgn]
1
2
3
4
5
6
7
a
b
c
d
e
f
g
DPY_7-SEG

图15

（二）电路的工作原理
译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二—十制译码器和BCD—7段译码器、显示模块用来显示计时模块输出的结果。
（三）对电路中的主要元件及功能介绍
（1）译码器74LS48
在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。 74LS48的管脚图如图16。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：
LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。
BI是灭灯输入，可以使显示灯熄灭。
RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248，CD4511。
（2）显示器SM421050N
在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N的管脚功能图如图17
a
b
f
c
g
d
e
DPY
[LEDgn]
1
2
3
4
5
6
7
a
b
c
d
e
f
g
DPY_7-SEG

图17
主体电路部分是由上面的以上的各个单元电路组成的。
3.2.2扩展功功能电路的设计
3.2.2.1 自动报整点时数电路
（一）电路的工作原理
报整点时数电路的功能是：每当数字钟计时到整点时发出音响，并且几点响几声。
实现这一功能的电路主要有以下几个部分。
减法计数器：完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。
编码器：将小时计数器的5个输出端、、、、按照“12翻1”的编码要求转换为减法计数器的4个输入端、、、所需要的BCD码。在电路图中编码器是由与非门实现的组合逻辑电路。
其中编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡若图可得。

分进位脉 小时计数器输出 减法计数器输入
CK
1 0 0 0 0 1 0 0 0 1
2 0 0 0 1 0 0 0 1 0
3 0 0 0 1 1 0 0 1 1
4 0 0 1 0 0 0 1 0 0
5 0 0 1 0 1 0 1 0 1
6 0 0 1 1 0 0 1 1 0
7 0 0 1 1 1 0 1 1 1
8 0 1 0 0 0 1 0 0 0
9 0 1 0 0 1 1 0 0 1
10 1 0 0 0 0 1 0 1 0
11 1 0 0 0 1 1 0 1 1
12 1 0 0 1 0 1 1 0 0
编码器的真值表
逻辑控制电路 控制减法计数器的清“0”与置数，控制音响电路的输入信号。
减法计数器选用74LS191，74LS191各控制端的作用如下。
LD为置数端。当LD=0时将小时计数器的输出经数据输入端的数据置入，RC为溢出负脉冲输出端.当减法计数到“0”时，RC输出一个负脉冲。U/D为加/减控制器。U/D=1时减法计数。CKA为减法计数脉冲,兼作音响电路的控制脉冲。
逻辑控制电路由D触发器74LS74与多级与非门组成。其工作原理是：接通电源后按触发开关S，使D触发器74LS74清‘0’，即1Q=0。该清“0”脉冲有两个作用：一是，使74LS191的置数端LD=0，即将此对应的小时计数器输出的整点时数置入74LS191；二是，封锁1KHz的音频信号，使音响电路无脉冲输入。当分十位计数器的进位脉冲下降沿到来时，经过G1反相，小时计数器加1。新的小时数置于74LS191，分十位计数器的进位脉冲的下降沿到来时又使74LS74的状态翻转，1Q经G3、G4延时后，74LS191进行减法计数，计数脉冲由CK0提供。CK0=1时音响电路发出1KHz声音，当CK0=0时停响。当减法计数到0时，使D触发器的1CK=0，但是触发器的状态不改变。因为分十位计数器的进位脉冲仍为0，CK=1，使D触发器翻转复“0”，74LS191又回到置数状态，直到下一个分十位计数器进位脉冲的下降沿来到。实现自动报警的功能。如果出现某些整点数不准确，其主要原因是逻辑控制电路的与非门延时 时间不够,产生了竞争冒险的现象，可以适当增加与非门的级数或接如小电容进行滤波。
4.1主体电路部分
振荡电路部分
用的1MHZ的晶振产生1MHZ的频率经过74LS90组成的二-五-十的分频器，可很好的扩展部分所需的频率。只是要用六块74LS90，后来我查了手册，发现4518有两片十进制分频器，功能与74LS90又基本上相同，这样就可少用集成块，减少时间延时。
在现用电路调试中，晶振的输出频率为1MHz，用三片CD4518组成了六级十分频电路，在调试中我对每级分路进行了测试。在第一级分频后出现的脉冲信号为100KHz，经过第二级得到了10KHz的标准脉冲，这样一级级的分频，经过六次分频后得到了标准的1Hz脉冲信号。
4.2 扩展电路部分
扩展部分的调试是在主体部分正确的情况下，才能完成的。有些也可模拟调试。定时控制：
扩展部分的调试是在主体部分正确的情况下，才能完成的。单独在实验箱上可以调试其电路的输入就用模拟开关输入高低电平。只要在输入的变化下能够控制风鸣器工作就行。
电源原理图为：
1
2
3
4
+
2200uF
+
220uF
Vin
1
GND
2
Vout
3
7805
5V
~6V
~220V

本电源的电流很小，为0.001V,有时甚至为0V。满足需要。能向总体电路提供电源。
5.总结
通过本次毕业设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法。
通过这次毕业设计，我又掌握了些元器件的用途以及它们的参数、性能。这次设计提高了我理论和实践相结合的能力，增加了把理论用于实践的兴趣，同时也提高了我分析问题和解决问题的能力。没有最好，只有更好。我相信通过这一次的毕业设计之后，我以后会更加努力，用严谨的科学态度去面对一切。克服困难，战胜自我，超越自我。
参考文献
[1]数字电子电路（第三版）
[2]顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,1999
[3]陈 坚.电力电子学[M].北京:高等教育出版社,2002
[4]吕思忠.数子电路实验与课程设计.哈尔滨工业大学出版社,2001
[5]唐俊英.电子电路分析与实践

致谢
毕业设计完成了，首先感谢学校三年来对我的培养。为我们营造了一个良好的学习氛围，建设一流的教学设施，使我们身心愉快的投入到学习中。其次，感谢各位教过我指导过我的老师，没有他们授予的知识，我是不可能完成这次设计的。在这个过程中我学到了很多东西。
我要感谢我的指导老师###老师，在我完成论文的过程中，#老师给予了我很大的帮助。在论文开始的初期，我对于论文的结构以及文献选取等方面都有很多问题，整体构思不是很明确，段落层次也不是很清晰，#老师详细给我分析论文的写作过程，从论文的题目，论文的内容，论文的脉络，都给我详细的指导。在我论文的进展过程中，老师也及时给我解决疑惑，并且监督我论文的进展过程，非常感谢！
我想，毕业论文的过程不仅仅是一个完成一篇论文的过程，而是一个端正态度的过程，是总结大学三年的一个过程，是在踏入社会前的历练过程。这个过程将使我受益匪浅！
19